本課題完成了基于FPGA的數(shù)據采集器以及IIC總線的模數(shù)轉換器部分、通訊部分的電路設計。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線的模數(shù)轉換采用Microchip公司的MCP3221芯片，通訊部分則在FPGA片內用VHDL語言實現(xiàn)。通過上述設計實現(xiàn)了“準單片化”的模擬量和數(shù)字量的數(shù)據采集和處理。 所設計的數(shù)據采集器可以和結構類似的上位機通訊，本課題完成了在上位機中用VHDL語言實現(xiàn)的通信電路模塊。通過上述兩部分工作，將微處理器、數(shù)據存儲器、程序存儲器等數(shù)字邏輯電路均集成在同一個FPGA內部，形成一個可編程的片上系統(tǒng)。FPGA片外僅為模擬器件和開關量驅動芯片。FPGA內部的硬件電路采用VHDL語言編寫；MCU軟核工作所需要的程序采用C語言編寫。多臺數(shù)據采集器與服務器構成數(shù)據采集系統(tǒng)。服務器端軟件用VB開發(fā)，既可以將實時采集的數(shù)據以數(shù)字方式顯示，也可以用更加直觀的曲線方式顯示。 由于數(shù)據采集器是所有自控類系統(tǒng)所必需的電路模塊，所以一個通用的片上系統(tǒng)設計可以解決各類系統(tǒng)的應用問題，達到“設計復用”(DesignReuse)的目的。采用基于FPGA的SOPC設計的更加突出的優(yōu)點是不必更換芯片就可以實現(xiàn)設計的改進和升級，同時也可以降低成本和提高可靠性。
標簽： FPGA SOPC 數(shù)據采集系統(tǒng)
上傳時間： 2013-07-12
上傳用戶：a155166
隨著ASIC設計規(guī)模的增長，功能驗證已成為整個開發(fā)周期的瓶頸。傳統(tǒng)的基于軟件模擬和硬件仿真的邏輯驗證方法已難以滿足應用的要求，基于FPGA組的原型驗證方法能有效縮短系統(tǒng)的開發(fā)周期，可提供更快更全面的驗證。由于FPGA芯片容量的增加跟不上ASIC設計規(guī)模的增長，單芯片已無法容納整個設計，所以常常需要對設計進行邏輯分割，將子邏輯塊映射到FPGA陣列中。 本文對邏輯驗證系統(tǒng)的可配置互連結構和ASIC邏輯分割算法進行了深入的研究，提出了FPGA陣列的非對稱可配置互連結構。與現(xiàn)有的對稱互連結構相比，該結構能提供更多的互連通道，可實現(xiàn)對I/O數(shù)量、電平類型和互連路徑的靈活配置。 本文對邏輯分割算法進行了較深入的研究。針對現(xiàn)有的兩類分割算法存在的不足，提出并實現(xiàn)了基于設計模塊的邏輯分割算法，該算法有三個重要特征：1)基于設計代碼；2)以模塊作為邏輯分割的最小單位；3)使用模塊資源信息指導邏輯分割過程，避免了設計分割過程的盲目性，簡化了邏輯分割過程。 本文還對并行邏輯分割方法進行了研究，提出了兩種基于不同任務分配策略的并行分割算法，并對其進行了模擬和性能分析；驗證了采用并行方案對ASIC邏輯進行分割和映射的可行性。 最后基于改進的芯片互連結構，使用原型系統(tǒng)驗證方法對某一大規(guī)模ASIC設計進行了邏輯分割和功能驗證。實驗結果表明，使用改進后的FPGA陣列互連結構可以更方便和快捷地實現(xiàn)ASIC設計的分割和驗證，不但能顯著提高芯片間互連路徑的利用率，而且能給邏輯分割乃至整個驗證過程提供更好的支持，滿足現(xiàn)在和將來大規(guī)模ASIC邏輯驗證的需求。
上傳時間： 2013-06-12
上傳用戶：極客
本文研究了在復雜背景下紅外圖像的背景和噪聲抑制算法，并且完成了硬件實現(xiàn)，主要包括以下內容： 1.通過對實際紅外圖像的背景和噪聲特性的研究分析，設計改進了一種基于加權廣義次序統(tǒng)計濾波器的背景抑制的算法。紅外圖像的噪聲通常為脈沖噪聲，具有高頻特性；而紅外圖像的背景變換比較緩慢，其頻譜成分多集中在低頻區(qū)域，所以本文在對圖像特性分析的基礎上，設計改進了基于加權廣義次序統(tǒng)計濾波器的背景抑制的算法。在對采集的起伏背景紅外圖像進行背景抑制后，用全局門限可以有效的分割出目標信息，輸出包含目標信息的二值化圖像，為后續(xù)處理提供數(shù)據。但是出于更復雜背景條件下算法有效性的目的，深入討論了局部自適應門限分割算法的設計。 2.在實時信號處理系統(tǒng)中，底層的圖像預處理算法目前難以用軟件實現(xiàn)；但是其運算結構相對比較簡單，適于用FPGA進行硬件實現(xiàn)。本文對算法的FPGA設計作了較為深入地研究，同時介紹了算法的VHDL實現(xiàn)，利用模塊化的優(yōu)點對算法分模塊設計，對各個模塊的實現(xiàn)作了詳細介紹。 3.完成了紅外成像制導系統(tǒng)的預處理部分硬件電路設計，對FPGA中預處理算法的處理結果進行了驗證。通過算法在硬件上的實現(xiàn)，證明了算法的有效性。
上傳時間： 2013-07-02
上傳用戶：釣鰲牧馬
本文首先研究了常規(guī)的數(shù)據采集的方法，針對由單片機構成的數(shù)據采集系統(tǒng)數(shù)據處理能力弱的問題提出了基于現(xiàn)場可編程門陣列(FieldProgrammableGateArray,FPGA)為邏輯控制芯片對三片A/D芯片進行控制的遠程多路數(shù)據采集的解決方案。 本文利用VisualBasic編寫串口通信程序，通過串行端口向FPGA數(shù)據采集板發(fā)送數(shù)據采集的參數(shù)指令,FPGA數(shù)據采集板接受指令后進行現(xiàn)場數(shù)據采集，并通過串行通信將數(shù)據發(fā)送到PC機，在通信過程中完全遵守RS-232協(xié)議，具有較強的通用性和推廣價值。然后本文重點介紹了該采集系統(tǒng)的硬件設計原理和軟件設計框架，實現(xiàn)實時嵌入式微機數(shù)據采集系統(tǒng)的軟件和硬件設計方法，將部分軟件的功能改由硬件實現(xiàn)，從邏輯上大大簡化了嵌入式軟件的設計。
標簽： FPGA WEB 遠程 多路數(shù)據采集
上傳時間： 2013-04-24
上傳用戶：yaohe123
本文首先研究了常規(guī)的數(shù)據采集的方法，針對由單片機構成的數(shù)據采集系統(tǒng)數(shù)據處理能力弱的問題提出了基于現(xiàn)場可編程門陣列(FieldProgrammableGateArray,FPGA)為邏輯控制芯片對三片A/D芯片進行控制的遠程多路數(shù)據采集的解決方案。 本文利用VisualBasic編寫串口通信程序，通過串行端口向FPGA數(shù)據采集板發(fā)送數(shù)據采集的參數(shù)指令,FPGA數(shù)據采集板接受指令后進行現(xiàn)場數(shù)據采集，并通過串行通信將數(shù)據發(fā)送到PC機，在通信過程中完全遵守RS-232協(xié)議，具有較強的通用性和推廣價值。然后本文重點介紹了該采集系統(tǒng)的硬件設計原理和軟件設計框架，實現(xiàn)實時嵌入式微機數(shù)據采集系統(tǒng)的軟件和硬件設計方法，將部分軟件的功能改由硬件實現(xiàn)，從邏輯上大大簡化了嵌入式軟件的設計。
標簽： FPGA WEB 遠程 多路數(shù)據采集
上傳時間： 2013-05-30
上傳用戶：1193169035
本文介紹了如何利用FPGA(FieldProgrammableGateArray)技術來實現(xiàn)傳送流特殊信息的處理，其主要內容如下：1.介紹了MPEG-2傳送流系統(tǒng)層的語法規(guī)范；2.描述了傳送流特殊信息之間的結構關系；3.簡要介紹了傳送流復用的原理和實現(xiàn)方法；4.詳細討論了如何用FPGA技術來實現(xiàn)對特殊信息的處理；整個項目的設計采用VHDL作為程序設計語言，都是以Xilinx的FPGA芯片及其ISE5.2i作為開發(fā)系統(tǒng)進行的。
上傳時間： 2013-06-11
上傳用戶：410805624
在衛(wèi)星遙感設備中，隨著遙感技術的發(fā)展和對傳輸式觀測衛(wèi)星遙感圖像質量要求的不斷提高，航天遙感圖像的分辨率和采樣率也越來越高，由此引起高分辨率遙感圖像數(shù)據存儲量和傳輸數(shù)據量的急劇增長，然而衛(wèi)星信道帶寬有限。為了盡量保持高分辨率遙感圖像所具有的信息，必須解決輸入數(shù)據碼率和傳輸信道帶寬之間的矛盾。所以星載高分辨率遙感圖像數(shù)據的高保真、實時、大壓縮比壓縮技術就成了解決這一矛盾的關鍵技術。FPGA器件為實現(xiàn)數(shù)據壓縮提供了一種壓縮算法的硬件實現(xiàn)的一個理想的平臺。FPGA器件集成度高，體積小，通過用戶編程實現(xiàn)專門應用的功能。它允許電路設計者利用基于計算機的開發(fā)平臺，經過設計輸入，仿真，測試和校驗，直到達到預期的結果，減少了開發(fā)周期。小波變換能夠適應現(xiàn)代圖像壓縮所需要的如多分辨率、多層質量控制等要求，在較大壓縮比下，小波圖像壓縮質量明顯好于DCT變換，因此小波變換成為新一代壓縮標準JPEG2000的核心算法。同時，小波變換的提升算法結構簡單，能夠實現(xiàn)快速算法，有利于硬件實現(xiàn)，因此提升小波變換對于采用FPGA或ASIC來實現(xiàn)圖像變換來說是很好的選擇。本文針對衛(wèi)星遙感圖像的數(shù)據流，主要研究可以對衛(wèi)星圖像進行實時二維小波變換的方案。針對提升小波變換的VLSI結構和FPGA設計中的關鍵技術，從邊界延拓、濾波器結構、整數(shù)小波、定點運算、原位運算等方面進行了研究和討論，并且完成了針對衛(wèi)星遙感圖像的分塊二維9/7提升小波變換的FPGA實現(xiàn)。采用VerIlog語言對設計進行了仿真驗證，并將仿真結果同matlab仿真結果進行了比較，比較結果表明該方案能實現(xiàn)對衛(wèi)星遙感圖像數(shù)據流的二維提升小波變換的功能。同時QuartusII綜合結果也表明，系統(tǒng)時鐘能夠工作在很高的頻率，可以滿足高速實時對衛(wèi)星圖像的小波變換處理。
上傳時間： 2013-06-15
上傳用戶：00.00
數(shù)字超聲診斷設備在臨床診斷中應用十分廣泛，研制全數(shù)字化的醫(yī)療儀器已成為趨勢。盡管很多超聲成像儀器設計制造中使用了數(shù)字化技術，但是我們可以說現(xiàn)代VLSI 和EDA 技術在其中并沒有得到充分有效的應用。隨著現(xiàn)代電子信息技術的發(fā)展，PLD 在很多與B 型超聲成像或多普勒超聲成像有關的領域都得到了較好的應用，例如數(shù)字通信和相控雷達領域。 在研究現(xiàn)代超聲成像原理的基礎上，我們首先介紹了常見的數(shù)字超聲成像儀器的基本結構和模塊功能，同時也介紹了現(xiàn)代FPGA 和EDA 技術。隨后我們詳細分析討論了B 超中，全數(shù)字化波束合成器的關鍵技術和實現(xiàn)手段。我們設計實現(xiàn)了片內高速異步FIFO 以降低采樣率，仿真結果表明資源使用合理且訪問時間很小。正交檢波方法既能給出灰度超聲成像所需要的回波的幅值信息，也能給出多普勒超聲成像所需要的回波的相移信息。我們設計實現(xiàn)了基于直接數(shù)字頻率合成原理的數(shù)控振蕩器，能夠給出一對幅值和相位較平衡的正交信號，且在FPGA 片內實現(xiàn)方案簡單廉價。數(shù)控振蕩器輸出波形的頻率可動態(tài)控制且精度較高，對于隨著超聲在人體組織深度上的穿透衰減，導致回波中心頻率下移的聲學物理現(xiàn)象，可視作將回波接收機的中心頻率同步動態(tài)變化進行補償。 還設計實現(xiàn)了B 型數(shù)字超聲診斷儀前端發(fā)射波束聚焦和掃描控制子系統(tǒng)。在單片F(xiàn)PGA 芯片內部設計實現(xiàn)了聚焦延時、脈寬和重復頻率可動態(tài)控制的發(fā)射驅動脈沖產生器、線掃控制、探頭激勵控制、功能碼存儲等功能模塊，功能仿真和時序分析結果表明該子系統(tǒng)為設計實現(xiàn)高速度、高精度、高集成度的全數(shù)字化超聲診斷設備打下了良好的基礎，將加快其研發(fā)和制造進程，為生物醫(yī)學電子、醫(yī)療設備和超聲診斷等方面帶來新思路。
上傳時間： 2013-06-18
上傳用戶：hfmm633
在arm平臺下，采集usb攝像頭，并保存為jpg格式的圖片。
上傳時間： 2013-07-31
上傳用戶：wang0123456789
隨著嵌入式系統(tǒng)的發(fā)展、嵌入式應用的不斷增長以及嵌入式系統(tǒng)復雜性不斷提高，嵌入式軟件的規(guī)模和復雜性也不斷提高。在目前的嵌入式系統(tǒng)開發(fā)中間，軟件開發(fā)占80％以上的工作量，嵌入式軟件的質量和開發(fā)周期對產品的最終質量和上市時間起到決定性的影響。因此，為了保持產品競爭力，支持用戶對嵌入式設備進行快速、高效的軟件開發(fā)，嵌入式的開發(fā)人員迫切需要更加強大的調試技術和手段來為開發(fā)復雜的嵌入式應用提供幫助；同時，強有力的嵌入式軟件開發(fā)工具也是基本的必備條件。 本文結合ARM公司RVDS集成開發(fā)環(huán)境中調試模塊組成部分Event Viewer系統(tǒng)的開發(fā)，實現(xiàn)了對通過原始數(shù)據源采集到的CoreSight跟蹤數(shù)據的完整實時解析，并最終在顯示模塊中將其包含的信息以可視化的形式直觀地展現(xiàn)給用戶，以供后續(xù)的程序性能分析和嵌入式軟件系統(tǒng)調試。研究了與本課題相關的一些技術，包括CoreSight調試體系結構、嵌入式常見調試技術、Eclipse平臺體系架構及其插件擴展點技術。在研究嵌入式集成開發(fā)環(huán)境國內外現(xiàn)狀及其發(fā)展趨勢的基礎上，結合Event Viewer系統(tǒng)的整體需求，介紹了系統(tǒng)的總體設計及其功能模塊劃分，并給出了系統(tǒng)的第三方擴展設計。討論了系統(tǒng)解析模塊的設計與實現(xiàn)。在分析CoreSight跟蹤數(shù)據解析流程的基礎上，對系統(tǒng)中解析模塊進行了詳細設計，并完成了基于ITM數(shù)據流的解析實現(xiàn)。結合系統(tǒng)的功能需求和解析模塊的設計，本文利用Eclipse插件擴展點機制，劃分解析模塊提供對外擴展，實現(xiàn)了系統(tǒng)向第三方產品提供商提供擴展接口的功能，第三方可以在此基礎上提供自己的解析處理。利用Eclipse View擴展點和SWT/JFace技術，實現(xiàn)了對跟蹤數(shù)據的前臺展示，包括Text、Event、Analog三種類型；本文著重討論了Analog展示部分的詳細設計和實現(xiàn)，將解析后得到的Analog數(shù)據信息以實時曲線圖的形式展現(xiàn)給客戶，提供對Analog數(shù)據變化趨勢的直觀描述。
標簽： ARMCoreSight 調試技術
上傳時間： 2013-04-24
上傳用戶：www240697738
