電子發(fā)燒友網(wǎng)核心提示:Altera公司昨日宣布,在業(yè)界率先在28 nm FPGA器件上成功測試了復(fù)數(shù)高性能浮點數(shù)字信號處理(DSP)設(shè)計。獨立技術(shù)分析公司Berkeley設(shè)計技術(shù)有限公司(BDTI)驗證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開發(fā)套件上簡單方便的高效實現(xiàn)Altera浮點DSP設(shè)計流程,同時驗證了要求較高的浮點DSP應(yīng)用的性能。本文是BDTI完整的FPGA浮點DSP分析報告。 Altera的浮點DSP設(shè)計流程經(jīng)過規(guī)劃,能夠快速適應(yīng)可參數(shù)賦值接口的設(shè)計更改,其工作環(huán)境包括來自MathWorks的MATLAB和 Simulink,以及Altera的DSP Builder高級模塊庫,支持FPGA設(shè)計人員比傳統(tǒng)HDL設(shè)計更迅速的實現(xiàn)并驗證復(fù)數(shù)浮點算法。這一設(shè)計流程非常適合設(shè)計人員在應(yīng)用中采用高性能 DSP,這些應(yīng)用包括,雷達(dá)、無線基站、工業(yè)自動化、儀表和醫(yī)療圖像等。
上傳時間: 2015-01-01
上傳用戶:sunshie
常用PCB基材性能分析
上傳時間: 2013-11-08
上傳用戶:epson850
PCB板常見按故障分析
上傳時間: 2013-10-30
上傳用戶:1234567890qqq
對高速PCB中的微帶線在多種不同情況下進(jìn)行了有損傳輸?shù)拇當(dāng)_仿真和分析, 通過有、無端接時改變線間距、線長和線寬等參數(shù)的仿真波形中近端串?dāng)_和遠(yuǎn)端串?dāng)_波形的直觀變化和對比, 研究了高速PCB設(shè)計中串?dāng)_的產(chǎn)生和有效抑制, 相關(guān)結(jié)論對在高速PCB中合理利用微帶線進(jìn)行信號傳輸提供了一定的依據(jù).
標(biāo)簽: PCB 微帶線 串?dāng)_分析
上傳時間: 2015-01-02
上傳用戶:haohao
討論了高速PCB 設(shè)計中涉及的定時、反射、串?dāng)_、振鈴等信號完整性( SI)問題,結(jié)合CA2DENCE公司提供的高速PCB設(shè)計工具Specctraquest和Sigxp,對一采樣率為125MHz的AD /DAC印制板進(jìn)行了仿真和分析,根據(jù)布線前和布線后的仿真結(jié)果設(shè)置適當(dāng)?shù)募s束條件來控制高速PCB的布局布線,從各個環(huán)節(jié)上保證高速電路的信號完整性。
上傳時間: 2013-12-26
上傳用戶:niumeng16
本練習(xí)將通過 PCB 布局,布線,信號完整性仿真分析,修改原理圖添加器件等一系列的操作,使您熟悉Mentor ISD2004 系列板級仿真設(shè)計工具。
標(biāo)簽: Expedtion Mentor PCB 信號完整性
上傳時間: 2013-10-15
上傳用戶:kiklkook
電路板故障分析 維修方式介紹 ASA維修技術(shù) ICT維修技術(shù) 沒有線路圖,無從修起 電路板太複雜,維修困難 維修經(jīng)驗及技術(shù)不足 無法維修的死板,廢棄可惜 送電中作動態(tài)維修,危險性極高 備份板太多,積壓資金 送國外維修費用高,維修時間長 對老化零件無從查起無法預(yù)先更換 維修速度及效率無法提升,造成公司負(fù)擔(dān),客戶埋怨 投資大量維修設(shè)備,操作複雜,績效不彰
上傳時間: 2013-11-09
上傳用戶:chengxin
印刷電路板(PCB)設(shè)計解決方案市場和技術(shù)領(lǐng)軍企業(yè)Mentor Graphics(Mentor Graphics)宣布推出HyperLynx® PI(電源完整性)產(chǎn)品,滿足業(yè)內(nèi)高端設(shè)計者對于高性能電子產(chǎn)品的需求。HyperLynx PI產(chǎn)品不僅提供簡單易學(xué)、操作便捷,又精確的分析,讓團(tuán)隊成員能夠設(shè)計可行的電源供應(yīng)系統(tǒng);同時縮短設(shè)計周期,減少原型生成、重復(fù)制造,也相應(yīng)降低產(chǎn)品成本。隨著當(dāng)今各種高性能/高密度/高腳數(shù)集成電路的出現(xiàn),傳輸系統(tǒng)的設(shè)計越來越需要工程師與布局設(shè)計人員的緊密合作,以確保能夠透過眾多PCB電源與接地結(jié)構(gòu),為IC提供純凈、充足的電力。配合先前推出的HyperLynx信號完整性(SI)分析和確認(rèn)產(chǎn)品組件,Mentor Graphics目前為用戶提供的高性能電子產(chǎn)品設(shè)計堪稱業(yè)內(nèi)最全面最具實用性的解決方案。“我們擁有非常高端的用戶,受到高性能集成電路多重電壓等級和電源要求的驅(qū)使,需要在一個單一的PCB中設(shè)計30余套電力供應(yīng)結(jié)構(gòu)。”Mentor Graphics副總裁兼系統(tǒng)設(shè)計事業(yè)部總經(jīng)理Henry Potts表示。“上述結(jié)構(gòu)的設(shè)計需要快速而準(zhǔn) 確的直流壓降(DC Power Drop)和電源雜訊(Power Noise)分析。擁有了精確的分析信息,電源與接地層結(jié)構(gòu)和解藕電容數(shù)(de-coupling capacitor number)以及位置都可以決定,得以避免過于保守的設(shè)計和高昂的產(chǎn)品成本。”
上傳時間: 2013-10-31
上傳用戶:ljd123456
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD,不管是否鑽孔、電鍍。5. BOTTOM PAD:在銲錫面上所設(shè)計之零件腳PAD,不管是否鑽孔、電鍍。6. POSITIVE LAYER:單、雙層板之各層線路;多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER:通常指多層板之電源層。8. INNER PAD:多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD:多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍,不與零件腳相接。10. THERMAL PAD:多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD,一般稱為散熱孔或?qū)住?1. PAD (銲墊):除了SMD PAD 外,其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點),其原則如下:1. 一般測試點大小均為30-35mil,元件分布較密時,測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil,一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上,避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
標(biāo)簽: layout design pcb 硬件工程師
上傳時間: 2013-11-17
上傳用戶:cjf0304
隨著高頻微波在日常生活上的廣泛應(yīng)用,例如行動電話、無線個人計算機(jī)、無線網(wǎng)絡(luò)等,高頻電路的技術(shù)也日新月異。良好的高頻電路設(shè)計的實現(xiàn)與改善,則建立在于精確的組件模型的基礎(chǔ)上。被動組件如電感、濾波器等的電路模型與電路制作的材料、制程有緊密的關(guān)系,而建立這些組件等效電路模型的方法稱為參數(shù)萃取。 早期的電感制作以金屬繞線為主要的材料與技術(shù),而近年來,由于高頻與高速電路的應(yīng)用日益廣泛,加上電路設(shè)計趨向輕薄短小,電感制作的材質(zhì)與技術(shù)也不斷的進(jìn)步。例如射頻機(jī)體電路(RFIC)運用硅材質(zhì),微波集成電路則廣泛的運用砷化鎵(GaAs)技術(shù);此外,在低成本的無線通訊射頻應(yīng)用上,如混合(Hybrid)集成電路則運用有機(jī)多芯片模塊(MCMs)結(jié)合傳統(tǒng)的玻璃基板制程,以及低溫共燒陶瓷(LTCC)技術(shù),制作印刷式平面電感等,以提升組件的質(zhì)量與效能,并減少體積與成本。 本章的重點包涵探討電感的原理與專有名詞,以及以常見的電感結(jié)構(gòu),并分析影響電感效能的主要因素與其電路模型,最后將以電感的模擬設(shè)計為例,說明電感參數(shù)的萃取。
標(biāo)簽: 被動組件 電感 設(shè)計與分析
上傳時間: 2014-06-16
上傳用戶:南國時代
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1