介紹Quartus中經常遇到的錯誤的分析
標簽： Quartus 錯誤 分
上傳時間： 2013-10-30
上傳用戶：lanhuaying
VHDL代碼風格和常見的語法錯誤分析
標簽： VHDL 代碼 錯誤 分
上傳時間： 2013-10-18
上傳用戶：KSLYZ
01_靜態時序分析基本原理和時序分析模型
標簽： 靜態時序分析 時序分析 模型
上傳時間： 2013-10-17
上傳用戶：lvchengogo
使用Quartus II Timequest時序分析器約束分析設計
標簽： Timequest Quartus II 時序
上傳時間： 2013-10-12
上傳用戶：1417818867
在ISE中直接調用chipscope進行在線邏輯分析
標簽： chipscope ISE 邏輯分析
上傳時間： 2013-11-02
上傳用戶：13188549192
04_使用Timequest約束和分析源同步電路
標簽： Timequest 分 同步電路
上傳時間： 2015-01-01
上傳用戶：梧桐
提出一種以現場可編程門陣列（FPGA）為硬件核心的鋼絲繩漏磁無損檢測系統設計方案，設計了外圍電路并對嵌入式IP軟核進行了配置，利用C語言和VHDL硬件描述語言編寫了檢測系統軟件程序。實驗表明該系統具有功耗低、運算能力強、精度高、便于攜帶等優點。
標簽： FPGA 漏磁 無損檢測 系統設計
上傳用戶：pans0ul
首先介紹了采用直接數字頻率合成（DDS）技術的正弦信號發生器的基本原理和采用FPGA實現DDS信號發生器的基本方法，然后結合DDS的原理分析了采用DDS方法實現的正弦信號發生器的優缺點，其中重點分析了幅度量化雜散產生的誤差及其原因，最后針對DDS原理上存在的幅度量化雜散，利用FPGA時鐘頻率可調的特點，重點提出了基于FPGA實現的DDS正弦信號發生器的兩種改進方法，經過MATLAB仿真驗證，改進方法較好的抑制了幅度量化雜散，減小了誤差。
標簽： FPGA DDS 雜散分析
上傳時間： 2013-11-21
上傳用戶：himbly
時序分析的好資料
標簽： 時序分析
上傳時間： 2013-12-21
上傳用戶：yuhaihua_tony
信號完整性 分析 新手入門知識
標簽： 信號完整性 分
上傳時間： 2013-10-31
上傳用戶：wangjg
蟲蟲下載站版權所有 京ICP備2021023401號-1
<strike id="0880w"></strike>
