紋理映射在計(jì)算機(jī)圖形計(jì)算中屬于光柵化階段，處理的是像素，主要的特點(diǎn)是數(shù)據(jù)的吞吐量大，對實(shí)時(shí)系統(tǒng)來說轉(zhuǎn)換的速度是一個(gè)關(guān)鍵的因素，人們尋求各種加速算法來提高運(yùn)算速度。傳統(tǒng)的方法是用更快的處理器，并行算法或?qū)Ｓ糜布ｋS著數(shù)字技術(shù)的發(fā)展，尤其是可編程邏輯門陣列(FPGAs)的發(fā)展，提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發(fā)展，當(dāng)前的FPGA芯片已經(jīng)能夠運(yùn)算各種圖形算法，而在速度上與專用的圖形卡硬件相同。因此，F(xiàn)PGA芯片非常適合這項(xiàng)工作。 本文主要工作包括以下幾個(gè)方面： 1、本文提出了一種MIPmapping紋理映射優(yōu)化方法，改進(jìn)了MIPmapping映射細(xì)化層次算法及紋理圖像的存儲(chǔ)方式，減少紋理尋址的計(jì)算量，提高紋理存儲(chǔ)的相關(guān)性。詳細(xì)內(nèi)容請閱讀第三章。 2、提出了一種MIPmapping紋理映射優(yōu)化方法的硬件實(shí)現(xiàn)方案，該方案針對移動(dòng)設(shè)備對功耗和面積的要求，以及分辨率不高的特點(diǎn)，在參數(shù)空間到紋理地址的計(jì)算中用定點(diǎn)數(shù)來實(shí)現(xiàn)。詳細(xì)內(nèi)容請閱讀第四章。 3、實(shí)現(xiàn)了紋理映射流水線單元紋理地址產(chǎn)生電路，及紋理濾波電路的FPGA設(shè)計(jì)，并給出設(shè)計(jì)的綜合和仿真結(jié)果。詳細(xì)內(nèi)容請閱讀第五章4、實(shí)現(xiàn)了符合IEEE 754單精度標(biāo)準(zhǔn)的乘法、乘累加及除法運(yùn)算器電路。乘法器采用改進(jìn)型Booth編碼電路以減少部分積數(shù)量，用Wallace對部分積進(jìn)行壓縮；乘累加器采用multiply-add fused算法，對關(guān)鍵路徑進(jìn)行了優(yōu)化；除法器為基于改進(jìn)型泰勒級(jí)數(shù)展開的查找表結(jié)構(gòu)實(shí)現(xiàn)，查找表尺寸只有208字節(jié)，電路為固定時(shí)延，在電路尺寸、延時(shí)及復(fù)雜度方面進(jìn)行了較好的平衡。
上傳時(shí)間： 2013-04-24
上傳用戶：yxvideo
gprs原理圖，程序，原理圖為PDF格式，程序使用C語言編寫
上傳時(shí)間： 2013-05-25
上傳用戶：Shaikh
利用C8051F340單片機(jī)基于FATFS的文件系統(tǒng)上對SD進(jìn)行讀寫操作，可以寫入txt文件，也可以讀出txt文件，作為應(yīng)用例子。
標(biāo)簽： C8051F340 讀寫 SD卡 文件系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：jqy_china
包括于博士主講的Cadence軟件設(shè)計(jì)視頻教程，共計(jì)60講 分卷壓縮，例如： cadence視頻教程（第001講）.wmv28M cadence視頻教程（第002講）.wmv47.1M cadence視頻教程（第003講）.wmv21.6M cadence視頻教程（第004講）.wmv24.4M cadence視頻教程（第005講）.wmv23.4M 另外包括Cadence Allegro 16.5 視頻教程，692MB 下面是兩個(gè)視頻的下載鏈接：
標(biāo)簽： Cadence Allegro 16.5 視頻教程
上傳時(shí)間： 2013-07-23
上傳用戶：
是FPGA應(yīng)用的好列子，本人經(jīng)過測試的，有USB的I2C的，還有一些經(jīng)常用的程序，是初學(xué)和參考的好幫手
上傳時(shí)間： 2013-08-14
上傳用戶：ommshaggar
一個(gè)很好的講稿，希望大家多提意見，呵呵。
標(biāo)簽： FPGA
上傳時(shí)間： 2013-08-15
上傳用戶：w230825hy
盡管頻率合成技術(shù)已經(jīng)經(jīng)歷了大半個(gè)世紀(jì)的發(fā)展史，但直到今天，人們對\\r\\n它的研究仍然在繼續(xù)。現(xiàn)在，我們可以開發(fā)出輸出頻率高達(dá)IG的DDS系統(tǒng)，\\r\\n武漢理工大學(xué)碩士學(xué)位論文\\r\\n已能滿足絕大多數(shù)頻率源的要求，集成DDS產(chǎn)品的信噪比也可達(dá)到75dB以上，\\r\\n已達(dá)到鎖相頻率合成的一般水平。電子技術(shù)的發(fā)展己進(jìn)入數(shù)字時(shí)代，模擬信號(hào)\\r\\n數(shù)字化的方法也是目前一個(gè)熱門研究課題，高速AD、DA器件在通信、廣播電\\r\\n視等領(lǐng)域的應(yīng)用越來越廣泛。本次設(shè)計(jì)完成了軟件仿真和硬件實(shí)現(xiàn)，對設(shè)計(jì)原
標(biāo)簽： FPGA 頻率合成 軟硬件設(shè)計(jì)
上傳時(shí)間： 2013-08-21
上傳用戶：asdkin
這本內(nèi)容全面的參考指南面向需要從Protel升級(jí)到Altium新一代設(shè)計(jì)解決方案的用戶，詳細(xì)介紹了如何充分利用其特性開發(fā)創(chuàng)新的電子產(chǎn)品。 該書得到了 IT界的廣泛支持，并有中國軟件行業(yè)協(xié)會(huì)秘書長陳沖先生為其作序。 本書是Altium計(jì)劃與大學(xué)及教育機(jī)構(gòu)開展的一系列合作中的首個(gè)項(xiàng)目。Altium大學(xué)計(jì)劃是Altium與中國幾所頂尖大學(xué)的合資項(xiàng)目，出版本書則是該計(jì)劃的目標(biāo)之一。Altium大學(xué)計(jì)劃旨在為學(xué)生提供最先進(jìn)的電子設(shè)計(jì)工具和解決方案，推動(dòng)一體化電子產(chǎn)品設(shè)計(jì)的教學(xué)，加速用戶向Altium最新的電子產(chǎn)品設(shè)計(jì)解決方案的升級(jí)。
標(biāo)簽： Altium Protel 華南理工大學(xué) 用戶
上傳時(shí)間： 2013-10-20
上傳用戶：liaocs77
鋁電解電容器：詳細(xì)介紹原理，應(yīng)用，使用技巧 電容器(capacitor)在音響組件中被廣泛運(yùn)用，濾波、反交連、高頻補(bǔ)償、直流回授...隨處可見。但若依功能及制造材料、制造方法細(xì)分，那可不是一朝一夕能說得明白。所以縮小范圍，本文只談電解電容，而且只談電源平滑濾波用的鋁質(zhì)電解電容。 每臺(tái)音響機(jī)器都要吃電源─除了被動(dòng)式前級(jí)，既然需要供電，那就少不了「濾波」這個(gè)動(dòng)作。不要和我爭，采用電池供電當(dāng)然無必要電源平滑濾波。但電池充電電路也有整流及濾波，故濾波電容器還是會(huì)存在。 我們現(xiàn)在習(xí)用的濾波電容，正式的名稱應(yīng)是：鋁箔干式電解電容器。就我的觀察，除加拿大Sonic Frontiers真空管前級(jí)，曾在高壓穩(wěn)壓線路中選用PP塑料電容做濾波外，其它機(jī)種一概都是采用鋁箔干式電解電容；因此網(wǎng)友有必要對它多做了解。 面對電源穩(wěn)壓線路中擔(dān)任電源平滑濾波的電容器，你首先想到的會(huì)是什幺？─容量？耐壓？電容器的封裝外皮上一定有容量標(biāo)示，那是指靜電容量；也一定有耐壓標(biāo)示，那是指工作電壓或額定電壓。 工作電壓(working voltage)簡稱WV，為絕對安全值；若是surge voltage(簡稱SV或Vs)，就是涌浪電壓或崩潰電壓;，超過這個(gè)電壓值就保證此電容會(huì)被浪淹死─小心電容會(huì)爆！根據(jù)國際IEC 384-4規(guī)定，低于315V時(shí)，Vs=1.15×Vr，高于315V時(shí)，Vs=1.1×Vr。Vs是涌浪電壓，Vr是額定電壓(rated voltage)。
標(biāo)簽： 鋁電解電容器 詳細(xì)介紹 使用技巧
上傳時(shí)間： 2013-12-23
上傳用戶：gundan
Altium Designer 6 三維元件庫建模教程 文檔名稱：AD系列軟件三維元件庫建模教程 文檔描述：介紹在 AltiumDesigner集成開發(fā)平臺(tái)下三維模型建立和使用方法 文檔版本：V1.0 作 者：林加添（lineay） 編寫時(shí)間：2009 年1 月 QQ:181346072 第一章：介紹 在傳統(tǒng)的電子整機(jī)設(shè)計(jì)過程中，電路設(shè)計(jì)部門和結(jié)構(gòu)設(shè)計(jì)部門（或者由外部設(shè)計(jì)工作室設(shè)計(jì)）往往是被分為 兩個(gè)完全獨(dú)立的部門，因此在新產(chǎn)品開發(fā)過程中，都是結(jié)構(gòu)設(shè)計(jì)好了，然后出內(nèi)部 PCB 位置圖給 PCB 工程師， 而結(jié)構(gòu)工程師并不了解電路設(shè)計(jì)過程中一些要點(diǎn)。對 PCB布局一些高度較高元器件位置很多并不符合 PCB 工程 師電路設(shè)計(jì)的要求。以至 PCB 工程師不得不將就結(jié)構(gòu)工程師所設(shè)計(jì)的元件布局。最后產(chǎn)品出來時(shí)，因?yàn)?PCB 布 局不合理等各種因素，問題百出。這不僅影響產(chǎn)品開發(fā)速度。也會(huì)導(dǎo)致企業(yè)兩部門之間發(fā)生沖突。 然而目前國內(nèi)大多的電子企業(yè)都是停留于這種狀態(tài)，關(guān)鍵原因目前電路部門和結(jié)構(gòu)部門沒有一個(gè)有效、快捷 的軟件協(xié)作接口來幫助兩個(gè)部分之間更好協(xié)調(diào)工作、來有效提高工作效率。而面對競爭日益激烈的市場。時(shí)間就 是金錢，產(chǎn)品開發(fā)周期加長而導(dǎo)致開發(fā)成本加劇，也延誤了產(chǎn)品上市的時(shí)間。這不僅降低了企業(yè)在市場的競爭力 也加速了企業(yè)倒退的步伐。對于企業(yè)來說，都希望有一個(gè)有效的協(xié)調(diào)接口來加速整機(jī)的開發(fā)速度，從而提高產(chǎn)品
標(biāo)簽： Designer Altium 元件庫 建模
上傳時(shí)間： 2013-10-22
上傳用戶：moerwang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<abbr id="eqo28"></abbr> <input id="eqo28"></input>