陷波器是無(wú)限沖擊響應(yīng)(IIR)數(shù)字濾波器，該濾波器可以用以下常系數(shù)線性差分方程表示：ΣΣ==−−−=MiNiiiinybinxany01)()()( (1)式中： x(n)和y(n)分別為輸人和輸出信號(hào)序列；和為濾波器系數(shù)。 iaib對(duì)式(1)兩邊進(jìn)行z變換，得到數(shù)字濾波器的傳遞函數(shù)為： ΠΠΣΣ===−=−−−==NiiMiiNiiiMiiipzzzzbzazH1100)()()( (2)式中：和分別為傳遞函數(shù)的零點(diǎn)和極點(diǎn)。 izip由傳遞函數(shù)的零點(diǎn)和極點(diǎn)可以大致繪出頻率響應(yīng)圖。在零點(diǎn)處，頻率響應(yīng)出現(xiàn)極小值；在極點(diǎn)處，頻率響應(yīng)出現(xiàn)極大值。因此可以根據(jù)所需頻率響應(yīng)配置零點(diǎn)和極點(diǎn)，然后反向設(shè)計(jì)帶陷數(shù)字濾波器。考慮一種特殊情況，若零點(diǎn)在第1象限單位圓上，極點(diǎn)在單位圓內(nèi)靠近零點(diǎn)的徑向上。為了防止濾波器系數(shù)出現(xiàn)復(fù)數(shù)，必須在z平面第4象限對(duì)稱位置配置相應(yīng)的共軛零點(diǎn)、共軛極點(diǎn)。 izip∗iz∗ip這樣零點(diǎn)、極點(diǎn)配置的濾波器稱為單一頻率陷波器，在頻率ωo處出現(xiàn)凹陷。而把極點(diǎn)設(shè)置在零的的徑向上距圓點(diǎn)的距離為l-μ處，陷波器的傳遞函數(shù)為： ))1()()1(())(()(2121zzzzzzzzzHμμ−−−−−−= (3)式(3)中μ越小，極點(diǎn)越靠近單位圓，則頻率響應(yīng)曲線凹陷越深，凹陷的寬度也越窄。當(dāng)需要消除窄帶干擾而不能對(duì)其他頻率有衰減時(shí)，陷波器是一種去除窄帶干擾的理想數(shù)字濾波器。當(dāng)要對(duì)幾個(gè)頻率同時(shí)進(jìn)行帶陷濾波時(shí)，可以按(2)式把幾個(gè)單獨(dú)頻率的帶陷濾波器(3)式串接在一起。一個(gè)例子：設(shè)有一個(gè)輸入，它
上傳時(shí)間： 2013-10-18
上傳用戶：uuuuuuu
摘 要 瞬態(tài)仿真領(lǐng)域的許多工作需要獲得可視化數(shù)據(jù), 仿真電路不能將輸出參數(shù)繪制成圖形時(shí)研究工作將受到很大影響. 而權(quán)威電路仿真軟件PSpice 在這個(gè)方面不盡如人意. 本文提出了一種有效的解決辦法: 通過(guò)MATLAB 編程搭建一個(gè)PSpice 與MATLAB 的數(shù)據(jù)接口,使PSpice輸出數(shù)據(jù)文件可以導(dǎo)入到MATLAB中繪制圖形. 這令我們能夠很方便地獲得數(shù)據(jù)的規(guī)律以有效地分析仿真結(jié)果, 這項(xiàng)技術(shù)對(duì)于教學(xué)和工程實(shí)踐都有比較實(shí)際的幫助.關(guān)鍵詞: 瞬態(tài)仿真 仿真程序 PSpice MATLAB 可視化數(shù)據(jù)The Data Transfer from Pspice to MATLABWu hao Ning yuanzhong Liang yingAbstract Many works in the area of transient simulation has shown how a emulator such asPSpice can be interfaced to an control analysis package such as MATLAB to get viewdata. Thepaper describes how such interfaces can be made using the MATLAB programming. The platformas a typical platform will solve the problem that PSpice software sometimes can not draw the datato a picture. It can make us find the rule from numerous data very expediently, so we can analyzethe outcome of the simulation. And it also can be used in the field of education.Keywords Transient Simulation Emulator PSpice MATLAB Viewdata1 引言科學(xué)研究和工程應(yīng)用常需要進(jìn)行電路仿真 PSpice可進(jìn)行直流 交流 瞬態(tài)等基本電路特性分析 也可進(jìn)行蒙托卡諾 MC 統(tǒng)計(jì)分析 最壞情況 Wcase 分析 優(yōu)化設(shè)計(jì)等復(fù)雜電路特性分析 它是國(guó)際上仿真電路的權(quán)威軟件 而MATLAB的主要特點(diǎn)有 高效方便的矩陣和數(shù)組運(yùn)算 編程效率高 結(jié)構(gòu)化面向?qū)ο?方便的繪圖功能 用戶使用方便 工具箱功能強(qiáng)大 兩者各有著重點(diǎn) 兩種軟件結(jié)合應(yīng)用 對(duì)研究工作有很重要的意義香港理工大學(xué)Y. S. LEE 等人首先將PSpice和MATLAB結(jié)合 開(kāi)發(fā)了電力電子電路優(yōu)化用的CAD 程序MATSPICE[6] 將兩者相結(jié)合的關(guān)鍵在于 如何用MATLAB 獲取PSpice的仿真數(shù)據(jù) 對(duì)此參考文獻(xiàn) 6 里沒(méi)有詳細(xì)敘述 本文著重說(shuō)明用MATLAB 讀取PSpice仿真數(shù)據(jù)的具體方法本論文利用MATLAB對(duì)PSpice仿真出的數(shù)據(jù)處理繪制出后者無(wú)法得到或是效果不好的仿真圖形 下面就兩者結(jié)合使用的例子 進(jìn)行具體說(shuō)明
標(biāo)簽： MATLAB PSpice 數(shù)據(jù) 接口技術(shù)
上傳時(shí)間： 2013-10-20
上傳用戶：wuchunzhong
load initial_track s; % y:initial data,s:data with noiseT=0.1; % yp denotes the sample value of position% yv denotes the sample value of velocity% Y=[yp(n);yv(n)];% error deviation caused by the random acceleration % known dataY=zeros(2,200);Y0=[0;1];Y(:,1)=Y0;A=[1 T 0 1]; B=[1/2*(T)^2 T]';H=[1 0]; C0=[0 0 0 1];C=[C0 zeros(2,2*199)];Q=(0.25)^2; R=(0.25)^2;
上傳時(shí)間： 2014-12-28
上傳用戶：asaqq
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標(biāo)簽： UltraScale Xilinx 架構(gòu)
上傳時(shí)間： 2013-11-13
上傳用戶：瓦力瓦力hong
無(wú)線傳感器網(wǎng)絡(luò)技術(shù)
標(biāo)簽： 無(wú)線傳感器 掃描版 網(wǎng)絡(luò)技術(shù)
上傳時(shí)間： 2013-10-31
上傳用戶：Late_Li
隨著信號(hào)速率的不斷提升，只對(duì)高速信號(hào)的發(fā)送端物理層測(cè)試已經(jīng)不能夠完全反應(yīng)系統(tǒng)的特性，因此接收機(jī)測(cè)試也已成為了高速信號(hào)的必測(cè)項(xiàng)目，尤其是對(duì)于信號(hào)速率高于5Gbps以上，規(guī)范均會(huì)規(guī)定要求產(chǎn)品必須通過(guò)接收機(jī)一致性測(cè)試。接收端測(cè)試的基本原理是測(cè)試儀器（通常使用誤碼分析儀或者信號(hào)源和能分析誤碼的專用協(xié)議分析儀來(lái)完成）發(fā)出特定的碼型給被測(cè)接收端，接收端在環(huán)回（Loopback）模式下再將數(shù)據(jù)接收、恢復(fù)后通過(guò)其Tx端發(fā)送回測(cè)試儀器，由測(cè)試儀器完成其發(fā)出去的數(shù)據(jù)和接收到的數(shù)據(jù)的對(duì)比，從而分析出誤碼的數(shù)量。
上傳時(shí)間： 2013-10-22
上傳用戶：zukfu
PCIE 3.0相對(duì)于它的前一代PCIE 2.0的最主要的一個(gè)區(qū)別是速率由5GT/s提升到了8GT/s。為了保證數(shù)據(jù)傳輸密度和直流平衡以及時(shí)鐘恢復(fù)，PCIE 2.0中使用了8B/10B編碼，即將每8位有效數(shù)據(jù)編碼為10位數(shù)據(jù)進(jìn)行傳輸，這樣鏈路中將會(huì)有20%信息量是無(wú)效的，即使得鏈路的最大傳輸容量打了20%的折扣。而速率提升的目的是為了更快的傳輸數(shù)據(jù)，編碼方式也不可或缺，因此在PCIE 3.0中還通過(guò)使用128B/130B的編碼方式（無(wú)效信息量減低為1.5625%），同時(shí)使用加擾的方式（即數(shù)據(jù)流先和一個(gè)多項(xiàng)式異或得到一個(gè)更加隨機(jī)性的數(shù)據(jù)，到接收端使用同樣的多項(xiàng)式將其恢復(fù)出來(lái)）來(lái)實(shí)現(xiàn)數(shù)據(jù)傳輸密度和直流平衡以及時(shí)鐘恢復(fù)的實(shí)現(xiàn)。
標(biāo)簽： PCIE 3.0 力科 發(fā)射機(jī)
上傳時(shí)間： 2014-12-29
上傳用戶：shaojie2080
隨著網(wǎng)絡(luò)技術(shù)的不斷發(fā)展，Internet技術(shù)己經(jīng)滲透到日常生活和工業(yè)生產(chǎn)的各個(gè)領(lǐng)域，這使得遠(yuǎn)程實(shí)時(shí)監(jiān)控工業(yè)自動(dòng)化生產(chǎn)成為可能。
標(biāo)簽： 力控監(jiān)控 組態(tài)軟件 大型 廣域網(wǎng)
上傳時(shí)間： 2013-11-16
上傳用戶：a296386173
直流變單相交流，三相三線制交流，三相四線制交流，很給力
上傳時(shí)間： 2013-11-03
上傳用戶：qijian11056
前的GPS導(dǎo)航應(yīng)用很成熟，精度也比較高，但在地下停車場(chǎng)等室內(nèi)地方，GPS信號(hào)非常微弱，無(wú)法對(duì)車進(jìn)行導(dǎo)航，同時(shí)當(dāng)前的地下停車場(chǎng)沒(méi)有很好地智能化。為避免車主盲目尋找車位，方便車主在盡可能短的時(shí)間內(nèi)尋找到車位，設(shè)計(jì)并制作基于nanoPAN5375的語(yǔ)音導(dǎo)航系統(tǒng)。系統(tǒng)由4個(gè)nanoPAN5375模塊、2個(gè)CC1101模塊、超聲波模塊與isd1700模塊構(gòu)成。以STM32F103微控制器為核心芯片，使用nanoPAN5375模塊進(jìn)行無(wú)線定位，CC1101模塊傳輸超聲波模塊采集到的車位信息，語(yǔ)音模塊isd1700進(jìn)行語(yǔ)音導(dǎo)航，軟件采用三邊質(zhì)心算法和卡爾曼濾波算法。實(shí)驗(yàn)表明，在邊長(zhǎng)為6米的等邊三角形內(nèi)，x坐標(biāo)的平均誤差為0.42米，y坐標(biāo)的平均誤差為0.42米；系統(tǒng)在邊長(zhǎng)為12米的等邊三角形內(nèi)實(shí)現(xiàn)過(guò)較為精確的語(yǔ)音導(dǎo)航。
標(biāo)簽： nanoPAN 5375 停車場(chǎng) 語(yǔ)音導(dǎo)航
上傳時(shí)間： 2013-11-24
上傳用戶：zhang97080564
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
