亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

集成電路制造

  • 8位MCU架構(gòu)研究及基于FPGA的IP驗(yàn)證平臺(tái)實(shí)現(xiàn)

    本文首先介紹了主流8位MCU(微控制器)的通用架構(gòu),通過(guò)比較分析主流國(guó)際MCU半導(dǎo)體供應(yīng)商的MCU產(chǎn)品,結(jié)合作者在德國(guó)英飛凌公司的項(xiàng)目實(shí)踐,分析了英飛凌XC866系列8位MCU的架構(gòu)特點(diǎn)和功能特性。在此基礎(chǔ)上,介紹了該MCU芯片的系統(tǒng)集成方法,以及組成模塊的架構(gòu)和功能。 LlN協(xié)議是當(dāng)前廣泛應(yīng)用的車(chē)載局部互連協(xié)議,作為英飛凌XC866MCU上很關(guān)鍵的一個(gè)外圍IP,本論文在介紹了MCU架構(gòu)基礎(chǔ)上,設(shè)計(jì)實(shí)現(xiàn)了LlN控制器。LIN協(xié)議是UART在數(shù)據(jù)鏈路層上的擴(kuò)展,其關(guān)鍵是LlN協(xié)議數(shù)據(jù)鏈路層的檢測(cè)實(shí)現(xiàn)。本文給出了一種可靠,高效的協(xié)議檢測(cè)機(jī)制,從而使軟件和硬件更好配合工作完成協(xié)議檢測(cè)。在完成LlN控制器設(shè)計(jì)后,本文結(jié)合了XC866ADC的架構(gòu),介紹了ADC模擬和系統(tǒng)的數(shù)字接口概念和實(shí)現(xiàn)要點(diǎn),介紹了如何考慮分析選擇合理的數(shù)字接口方案。論文最后以XC866的系統(tǒng)架構(gòu)為基礎(chǔ),提出了一種高效的基于FPGA的IP原型驗(yàn)證平臺(tái)方案,并以LlN控制器作為驗(yàn)證這一平臺(tái)的IP,在FPGA上成功的實(shí)現(xiàn)了驗(yàn)證方案。論文同時(shí)介紹了從SOC設(shè)計(jì)向FPGA原型驗(yàn)證轉(zhuǎn)換時(shí)的處理方法及工程經(jīng)驗(yàn),介紹了MCU及驗(yàn)證平臺(tái)的測(cè)試平臺(tái)思想,以及基于FPGA原型和邏輯分析儀實(shí)時(shí)測(cè)試的MCU固件代碼覆蓋率測(cè)試方法。 目前8位MCU在中低端的應(yīng)用越來(lái)越廣泛,特別是目前發(fā)展迅速的汽車(chē)電子和消費(fèi)電子領(lǐng)域。因此對(duì)MCU架構(gòu)的不斷研究和提高,對(duì)更多面向應(yīng)用領(lǐng)域的IP的研究和設(shè)計(jì),以及如何更快速的實(shí)現(xiàn)芯片驗(yàn)證將極大的推動(dòng)MCU在各個(gè)領(lǐng)域的應(yīng)用和推廣,將產(chǎn)生極大的經(jīng)濟(jì)和應(yīng)用價(jià)值。

    標(biāo)簽: FPGA MCU 8位 架構(gòu)

    上傳時(shí)間: 2013-07-14

    上傳用戶:李夢(mèng)晗

  • 基于ARM的CMOS數(shù)字圖像傳感器圖像采集系統(tǒng)的研究與設(shè)計(jì)

    船舶機(jī)艙中集中了船上大部分的設(shè)備裝置的儀表,是船舶航運(yùn)的關(guān)鍵部分,隨著網(wǎng)絡(luò)、通訊技術(shù)以及電子制造工藝水平的快速發(fā)展,現(xiàn)代化船舶自動(dòng)化程度越來(lái)越高,機(jī)艙的環(huán)境和自動(dòng)監(jiān)控水平也得到大大的提高。但由于某些儀器儀表并沒(méi)有提供與計(jì)算機(jī)進(jìn)行數(shù)據(jù)通信的接口,為了要實(shí)現(xiàn)檢測(cè)自動(dòng)化,需要利用數(shù)字圖像處理技術(shù)來(lái)實(shí)現(xiàn)儀器儀表讀數(shù)的高速自動(dòng)識(shí)別。 傳統(tǒng)的CCD圖像采集系統(tǒng)具有速度慢、功能簡(jiǎn)單、體積大、功耗大等特點(diǎn),不能滿足日益發(fā)展的機(jī)器視覺(jué)應(yīng)用的需要,尤其是在一些新型應(yīng)用領(lǐng)域比如嵌入式視覺(jué)、智能監(jiān)控方面的需要。本文利用ARM7的S3C44BOX處理器和CMOS圖像傳感器件設(shè)計(jì)并完成了一個(gè)數(shù)字圖像采集系統(tǒng)。系統(tǒng)充分考慮了ARM技術(shù)與CMOS圖像傳感技術(shù)的優(yōu)勢(shì)及特點(diǎn),把圖像采集和圖像處理識(shí)別功能集中在一個(gè)模塊實(shí)現(xiàn),具有功能豐富、處理能力強(qiáng)、接口靈活和擴(kuò)展方便等優(yōu)點(diǎn)。系統(tǒng)的特色為:構(gòu)建了基于S3C44BOX的圖像采集的硬件平臺(tái);研究并移植了引導(dǎo)程序Bootloader和操作系統(tǒng)uClinux;實(shí)現(xiàn)了實(shí)時(shí)多任務(wù)的處理,從而大幅提高系統(tǒng)的管理能力。 本論文研究如何使用低成本的CMOS圖像傳感器構(gòu)建一個(gè)嵌入式圖像識(shí)別系統(tǒng)的設(shè)計(jì)和解決方案。這種圖像采集系統(tǒng)帶圖像采集、識(shí)別、存儲(chǔ)、顯示等功能,體積很小,可做在一塊電路板上。除了可以做為單獨(dú)的圖像數(shù)據(jù)識(shí)別設(shè)備之外,也可以直接做為其它應(yīng)用系統(tǒng)的一個(gè)智能集成部件使用。

    標(biāo)簽: CMOS ARM 數(shù)字圖像 傳感器

    上傳時(shí)間: 2013-05-26

    上傳用戶:cursor

  • 基于ARM的多路串行和以太網(wǎng)通信技術(shù)的研究與應(yīng)用

    近年來(lái),隨著控制系統(tǒng)規(guī)模的擴(kuò)大和總線技術(shù)的發(fā)展,對(duì)數(shù)據(jù)采集和傳輸技術(shù)提出了更高的要求。目前,很多設(shè)備需要實(shí)現(xiàn)從單串口通信到多路串口通信的技術(shù)改進(jìn)。同時(shí),隨著以太網(wǎng)技術(shù)的發(fā)展和普及,這些設(shè)備的串行數(shù)據(jù)需要通過(guò)網(wǎng)絡(luò)進(jìn)行傳輸,因而有必要尋求一種解決方案,以實(shí)現(xiàn)技術(shù)上的革新。 本文分別對(duì)串行通信和基于TCP/IP協(xié)議的以太網(wǎng)通信進(jìn)行研究和分析,在此基礎(chǔ)上,設(shè)計(jì)一個(gè)嵌入式系統(tǒng)一基于APM處理器的多路串行通信與以太網(wǎng)通信系統(tǒng),來(lái)實(shí)現(xiàn)F8-DCS系統(tǒng)中多路串口數(shù)據(jù)采集和以太網(wǎng)之間的數(shù)據(jù)傳輸。主要作了如下工作:首先,分析了當(dāng)前串行通信的應(yīng)用現(xiàn)狀和以太網(wǎng)技術(shù)的發(fā)展動(dòng)態(tài),通過(guò)比較傳統(tǒng)的多路串口通信系統(tǒng)的優(yōu)缺點(diǎn),設(shè)計(jì)出了一種采用CPID技術(shù)和CAN總線技術(shù)相結(jié)合的新型技術(shù),并結(jié)合F8-DCS系統(tǒng)數(shù)據(jù)量大和實(shí)時(shí)性高的特點(diǎn),對(duì)串行通訊幀同步的方法進(jìn)行了詳細(xì)的研究。然后,根據(jù)課題的實(shí)際需求,對(duì)系統(tǒng)進(jìn)行總體設(shè)計(jì)和功能模塊劃分,并詳細(xì)介紹了基于ARM7處理器的多路串口通信接口、以太網(wǎng)通信接口以及二者之間的數(shù)據(jù)傳輸接口的電路設(shè)計(jì)。在軟件設(shè)計(jì)上,對(duì)系統(tǒng)的啟動(dòng)代碼、串行通信協(xié)議、串口驅(qū)動(dòng)以及多串口與網(wǎng)口間雙向數(shù)據(jù)傳輸?shù)冗M(jìn)行了詳細(xì)的論述。最后,將上述技術(shù)應(yīng)用于某大型火電廠主機(jī)F8-DCS系統(tǒng)I/O通訊網(wǎng)絡(luò)的測(cè)試與分析,達(dá)到了設(shè)計(jì)要求。

    標(biāo)簽: ARM 多路 串行 以太網(wǎng)

    上傳時(shí)間: 2013-07-31

    上傳用戶:aeiouetla

  • protel dxp常用元件集成庫(kù)

    各種封裝的常用芯片和元器件的protel集成庫(kù),方便項(xiàng)目開(kāi)發(fā)

    標(biāo)簽: protel dxp 元件 集成庫(kù)

    上傳時(shí)間: 2013-06-05

    上傳用戶:tzl1975

  • WCDMA多用戶檢測(cè)算法的研究和下行鏈路解復(fù)用技術(shù)的FPGA實(shí)現(xiàn)

    本文首先在介紹多用戶檢測(cè)技術(shù)的原理以及系統(tǒng)模型的基礎(chǔ)上,對(duì)比分析了幾種多用戶檢測(cè)算法的性能,給出了算法選擇的依據(jù)。為了同時(shí)克服多址干擾和多徑干擾,給出了融合多用戶檢測(cè)與分集合并技術(shù)的接收機(jī)結(jié)構(gòu)。 接著,針對(duì)WCDMA反向鏈路信道結(jié)構(gòu),介紹了擴(kuò)頻使用的OVSF碼和擾碼,分析了擾碼的延時(shí)自相關(guān)特性和互相關(guān)特性,指出了存在多址干擾和多徑干擾的根源。在此基礎(chǔ)上,給出了解相關(guān)檢測(cè)器的數(shù)學(xué)公式推導(dǎo)和結(jié)構(gòu)框圖,并仿真研究了用戶數(shù)、擴(kuò)頻比、信道估計(jì)精度等參數(shù)對(duì)系統(tǒng)性能的影響。 常規(guī)的干擾抵消是基于chip級(jí)上的抵消,需要對(duì)用戶信號(hào)重構(gòu),因此具有較高的復(fù)雜度。在解相關(guān)檢測(cè)器的基礎(chǔ)上,衍生出符號(hào)級(jí)上的干擾抵消。通過(guò)仿真,給出了算法中涉及的干擾抑制控制權(quán)值、干擾抵消級(jí)數(shù)等參數(shù)的最佳取值,并進(jìn)行了算法性能比較。仿真結(jié)果驗(yàn)證了該算法的有效性。 最后,介紹了WCDMA系統(tǒng)移動(dòng)臺(tái)解復(fù)用技術(shù)的硬件實(shí)現(xiàn),在FPGA平臺(tái)上分別實(shí)現(xiàn)了與基站和安捷倫8960儀表的互聯(lián)互通。

    標(biāo)簽: WCDMA FPGA 多用戶檢測(cè) 下行鏈路

    上傳時(shí)間: 2013-07-29

    上傳用戶:jiangxin1234

  • 基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)與實(shí)現(xiàn)

    隨著電信數(shù)據(jù)傳輸對(duì)速率和帶寬的要求變得越來(lái)越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長(zhǎng),無(wú)法滿足特定客戶對(duì)高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個(gè)單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個(gè)或者多個(gè)低速數(shù)據(jù)鏈路上進(jìn)行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)方案,使用四個(gè)E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對(duì)延遲64ms,通過(guò)鏈路容量調(diào)整機(jī)制,可以動(dòng)態(tài)添加或刪除某條E1鏈路,實(shí)現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實(shí)現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實(shí)現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時(shí)隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類(lèi)推,循環(huán)間插所有的數(shù)據(jù).接收電路進(jìn)行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實(shí)現(xiàn)多路數(shù)據(jù)的對(duì)齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個(gè)數(shù)字電路采用Verilog硬件描述語(yǔ)言設(shè)計(jì),通過(guò)前仿真和后仿真的驗(yàn)證.以30萬(wàn)門(mén)的FPGA器件作為硬件實(shí)現(xiàn),經(jīng)過(guò)綜合和布線,特別是寫(xiě)約束和增量布線手動(dòng)調(diào)整電路的布局,降低關(guān)鍵路徑延時(shí),最終滿足設(shè)計(jì)要求.

    標(biāo)簽: FPGA 多路 傳輸 片的設(shè)計(jì)

    上傳時(shí)間: 2013-07-16

    上傳用戶:asdkin

  • 基于FPGA的可編程控制器現(xiàn)場(chǎng)集成技術(shù)應(yīng)用研究

    傳統(tǒng)PLC使用時(shí)會(huì)出現(xiàn)一些問(wèn)題,如程序死循環(huán)、程序跑飛、需要龐大的編譯系統(tǒng)作支持和不能實(shí)現(xiàn)精確位置控制等等;而發(fā)展到OPENPLC后,這些問(wèn)題依然存在。為了更好地解決這些問(wèn)題,本文提出一種全新的可編程控制器現(xiàn)場(chǎng)集成技術(shù),用FPGA來(lái)實(shí)現(xiàn)PLC的功能,拋棄傳統(tǒng)PLC“程序”的概念,以“硬件線路”來(lái)實(shí)現(xiàn)控制功能,不論在經(jīng)濟(jì)上還是在性能上都具有更大的優(yōu)勢(shì)。 本課題在對(duì)國(guó)內(nèi)外可編程控制器,重點(diǎn)是HardPLC的開(kāi)發(fā)和應(yīng)用的進(jìn)展進(jìn)行概述和分析的基礎(chǔ)上,系統(tǒng)開(kāi)展了HardPLC組成模塊原理及其仿真模擬的研究。本研究的主要貢獻(xiàn)為: 1.對(duì)比分析了CPLD和FPGA的性能特點(diǎn),闡明了Xilinx公司FPGA芯片結(jié)構(gòu)的兩個(gè)創(chuàng)新概念,指出了其優(yōu)越性能的結(jié)構(gòu)基礎(chǔ); 2.系統(tǒng)分析了用HardPLC實(shí)現(xiàn)控制系統(tǒng)時(shí)的一些通用模塊,對(duì)每個(gè)模塊的工作原理進(jìn)行了深入的探討,用VHDL語(yǔ)言建立了每個(gè)模塊的模型,在此基礎(chǔ)上進(jìn)行了仿真、綜合,為進(jìn)一步研究可編程控制器的現(xiàn)場(chǎng)集成奠定了基礎(chǔ); 3.在仿真綜合的基礎(chǔ)上,用所建立的模型完成了特定邏輯控制系統(tǒng)的控制要求,充分展示了其實(shí)際應(yīng)用的可行性; 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基礎(chǔ)上,確定了應(yīng)用于實(shí)際的基于CPLD控制的FPGA芯片SlaveParallel配置模式。 本課題研究建立的模型對(duì)于開(kāi)發(fā)具有我國(guó)自主知識(shí)產(chǎn)權(quán)的HardPLC組成IP庫(kù)具有一定的理論意義;對(duì)特定系統(tǒng)的控制實(shí)現(xiàn),充分展示了基于FPGA的可編程控制器現(xiàn)場(chǎng)集成技術(shù)可以廣泛應(yīng)用于工控領(lǐng)域,加大推廣力度和建立更多的IP庫(kù),在許多應(yīng)用場(chǎng)合可以取代傳統(tǒng)的PLC控制系統(tǒng),為工控領(lǐng)域提供高可靠、低價(jià)格、簡(jiǎn)單易操作的解決方案,這將帶來(lái)巨大的社會(huì)經(jīng)濟(jì)效益;所確定的FPGA芯片配置模式可廣泛應(yīng)用于對(duì)FPGA芯片配置數(shù)據(jù)的加載,在實(shí)踐生產(chǎn)中具有重要的實(shí)用價(jià)值。

    標(biāo)簽: FPGA 可編程控制器 集成技術(shù) 應(yīng)用研究

    上傳時(shí)間: 2013-05-30

    上傳用戶:dtvboyy

  • 基于FPGA的數(shù)字化通用PWM控制器設(shè)計(jì)

    如今電力電子電路的控制旨在實(shí)現(xiàn)高頻開(kāi)關(guān)的計(jì)算機(jī)控制,并向著更高頻率、更低損耗和全數(shù)字化的方向發(fā)展。現(xiàn)場(chǎng)可編程門(mén)陣列器件(FieldProgrammableGateArrays)是近年來(lái)嶄露頭角的一類(lèi)新型集成電路,它具有簡(jiǎn)潔、經(jīng)濟(jì)、高速度、低功耗等優(yōu)勢(shì),又具有全集成化、適用性強(qiáng),便于開(kāi)發(fā)和維護(hù)(升級(jí))等顯著優(yōu)點(diǎn)。與單片機(jī)和DSP相比,F(xiàn)PGA的頻率更高、速度更快,這些特點(diǎn)順應(yīng)了電力電子電路的日趨高頻化和復(fù)雜化發(fā)展的需要。因此,在越來(lái)越多的領(lǐng)域中FPGA得到了日益廣泛的發(fā)展和應(yīng)用。  本文提出了一種采用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)器件實(shí)現(xiàn)數(shù)字化通用PWM控制器的方案。該控制器能產(chǎn)生多路PWM脈沖,具有開(kāi)關(guān)頻率可調(diào)、各路脈沖間的相位可調(diào)、接口簡(jiǎn)單、響應(yīng)速度快、易修改、可現(xiàn)場(chǎng)編程等特點(diǎn),可應(yīng)用于PWM的全數(shù)字化控制。文中對(duì)方案的實(shí)現(xiàn)進(jìn)行了比較詳細(xì)的論述,包括A/D采樣控制、PI算法的實(shí)現(xiàn)、PWM波形的產(chǎn)生、各模塊的工作原理等。  本文還提出一種新型ZCT-PWMBoost變換器,詳細(xì)的分析了該變換器的工作過(guò)程,并采用基于FPGA的數(shù)字化通用PWM控制器對(duì)這種軟開(kāi)關(guān)Boost變換器進(jìn)行控制,給出了比較完滿的實(shí)驗(yàn)結(jié)果。實(shí)驗(yàn)結(jié)果驗(yàn)證了該控制器以及該ZCTBoost變換器的可行性和有效性,

    標(biāo)簽: FPGA PWM 數(shù)字化 制器設(shè)計(jì)

    上傳時(shí)間: 2013-07-10

    上傳用戶:x4587

  • 高速Viterbi譯碼器的FPGA實(shí)現(xiàn)

    本文提出了一種高速Viterbi譯碼器的FPGA實(shí)現(xiàn)方案。這種Viterbi譯碼器的設(shè)計(jì)方案既可以制成高性能的單片差錯(cuò)控制器,也可以集成到大規(guī)模ASIC通信芯片中,作為全數(shù)字接收的一部分。 本文所設(shè)計(jì)的Viterbi譯碼器采用了基四算法,與基二算法相比,其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在,本文在加一比一選模塊中采用了全并行結(jié)構(gòu)的設(shè)計(jì)方法,這種方法雖然增加了硬件的使用面積,卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設(shè)計(jì)方法,與寄存器交換法相比,回溯算法更適用于FPGA開(kāi)發(fā)設(shè)計(jì)。為了提高譯碼性能,減小譯碼差錯(cuò),本文采用較大譯碼深度的回溯算法以保證幸存路徑進(jìn)行合并。實(shí)現(xiàn)了基于FPGA的誤碼測(cè)試儀,在FPGA內(nèi)部完成誤碼驗(yàn)證和誤碼計(jì)數(shù)的工作。 與基于軟件實(shí)現(xiàn)譯碼過(guò)程的DSP芯片不同,F(xiàn)PGA芯片完全采用硬件平臺(tái)對(duì)Viterbi譯碼器加以實(shí)現(xiàn),這使譯碼速率得到很大的提升。針對(duì)于具體的FPGA硬件實(shí)現(xiàn),本文采用了硬件描述語(yǔ)言VHDL來(lái)完成設(shè)計(jì)。通過(guò)對(duì)譯碼器的綜合仿真和FPGA實(shí)現(xiàn)驗(yàn)證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達(dá)到60Mbps。

    標(biāo)簽: Viterbi FPGA 譯碼器

    上傳時(shí)間: 2013-04-24

    上傳用戶:181992417

  • 軟件無(wú)線電調(diào)制解調(diào)系統(tǒng)的研究及其FPGA實(shí)現(xiàn)

    軟件無(wú)線電是二十世紀(jì)九十年代提出的一種實(shí)現(xiàn)無(wú)線通信的體系結(jié)構(gòu),被認(rèn)為是繼模擬通信、數(shù)字通信之后的第三代無(wú)線電通信技術(shù)。它的中心思想是:構(gòu)造一個(gè)開(kāi)放性、標(biāo)準(zhǔn)化、模塊化的通用硬件平臺(tái),并使寬帶模數(shù)和數(shù)模轉(zhuǎn)換器盡可能靠近天線,從而將各種功能,如工作頻段、調(diào)制解調(diào)類(lèi)型、數(shù)據(jù)格式、加密模式、通信協(xié)議等用軟件來(lái)完成。 本論文首先介紹了軟件無(wú)線電的基本原理和三種結(jié)構(gòu)形式,綜述了軟件無(wú)線電的幾項(xiàng)關(guān)鍵技術(shù)及其最新研究進(jìn)展。其中調(diào)制解調(diào)模塊是軟件無(wú)線電系統(tǒng)中的重要部分,集中體現(xiàn)了軟件無(wú)線電最顯著的優(yōu)點(diǎn)——靈活性。目前這一部分的技術(shù)實(shí)現(xiàn)手段多種多樣。隨著近幾年來(lái)芯片制造工藝的飛速發(fā)展,可編程器件FPGA以其高速的處理性能、高容量和靈活的可重構(gòu)能力,成為實(shí)現(xiàn)軟件無(wú)線電技術(shù)的重要手段。 本論文調(diào)制解調(diào)系統(tǒng)的設(shè)計(jì),選擇有代表性的16QAM和QPSK兩種方式作為研究對(duì)象,采用SystemView軟件作為系統(tǒng)級(jí)開(kāi)發(fā)工具進(jìn)行集成化設(shè)計(jì)。在實(shí)現(xiàn)系統(tǒng)仿真和FPGA整體規(guī)劃后,著重分析用VHDL實(shí)現(xiàn)其中關(guān)鍵模塊以及利用嵌入FPGA的CPU核控制調(diào)制解調(diào)方式轉(zhuǎn)換的方法。同時(shí),在設(shè)計(jì)中成功地調(diào)用了Xilinx公司的IP核,實(shí)現(xiàn)了設(shè)計(jì)復(fù)用。由于FPGA內(nèi)部邏輯可以根據(jù)需要進(jìn)行重構(gòu),因而硬件的調(diào)試和升級(jí)變得很容易,而內(nèi)嵌CPU使信號(hào)處理過(guò)程可以用軟件進(jìn)行控制,充分體現(xiàn)了軟件無(wú)線電的靈活性。 通過(guò)本論文的研究,初步驗(yàn)證了在FPGA內(nèi)實(shí)現(xiàn)數(shù)字調(diào)制解調(diào)過(guò)程及控制的技術(shù)可行性和應(yīng)用的靈活性,并對(duì)將來(lái)的擴(kuò)展問(wèn)題進(jìn)行了研究和討論,為實(shí)現(xiàn)完整的軟件無(wú)線電系統(tǒng)奠定了基礎(chǔ)。

    標(biāo)簽: FPGA 軟件無(wú)線電 調(diào)制解調(diào)

    上傳時(shí)間: 2013-04-24

    上傳用戶:libenshu01

主站蜘蛛池模板: 宜良县| 易门县| 眉山市| 措美县| 大方县| 镇宁| 宝兴县| 隆安县| 南昌县| 定日县| 曲周县| 南华县| 赫章县| 新田县| 海伦市| 江陵县| 大庆市| 阿尔山市| 东港市| 铁岭县| 三亚市| 宿州市| 普兰县| 荆门市| 玛纳斯县| 调兵山市| 潜江市| 哈巴河县| 大同县| 临高县| 香港 | 弥勒县| 凌云县| 隆回县| 清镇市| 城步| 巨鹿县| 临城县| 宝丰县| 龙口市| 健康|