<center id="26acq"></center>
本文首先在介紹多用戶檢測技術的原理以及系統模型的基礎上，對比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據。為了同時克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術的接收機結構。 接著，針對WCDMA反向鏈路信道結構，介紹了擴頻使用的OVSF碼和擾碼，分析了擾碼的延時自相關特性和互相關特性，指出了存在多址干擾和多徑干擾的根源。在此基礎上，給出了解相關檢測器的數學公式推導和結構框圖，并仿真研究了用戶數、擴頻比、信道估計精度等參數對系統性能的影響。 常規的干擾抵消是基于chip級上的抵消，需要對用戶信號重構，因此具有較高的復雜度。在解相關檢測器的基礎上，衍生出符號級上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權值、干擾抵消級數等參數的最佳取值，并進行了算法性能比較。仿真結果驗證了該算法的有效性。 最后，介紹了WCDMA系統移動臺解復用技術的硬件實現，在FPGA平臺上分別實現了與基站和安捷倫8960儀表的互聯互通。
上傳時間： 2013-07-29
上傳用戶：jiangxin1234
隨著電信數據傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網絡是基于話音傳輸業務的網絡,已不能適應當前的需求.而建設新的寬帶網絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數據傳輸的近期需求.反向復用技術是把一個單一的高速數據流在發送端拆散并放在兩個或者多個低速數據鏈路上進行傳輸,在接收端再還原為高速數據流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數據的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調整機制,可以動態添加或刪除某條E1鏈路,實現靈活、高效的利用現有網絡實現視頻、數據等高速數據的傳輸,能夠節省帶寬資源,降低成本,滿足客戶的需求.系統分為發送和接收兩部分.發送電路實現四路E1的成幀操作,數據拆分采用線路循環與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數據,依此類推,循環間插所有的數據.接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現多路數據的對齊,最后按照約定的高速數據流的幀格式輸出數據.整個數字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現,經過綜合和布線,特別是寫約束和增量布線手動調整電路的布局,降低關鍵路徑延時,最終滿足設計要求.
上傳時間： 2013-07-16
上傳用戶：asdkin
本文研究基于ARM與FPGA的高速數據采集系統技術。論文完成了ARM+FPGA結構的共享存儲器結構設計，實現了ARMLinux系統的軟件設計，包括觸摸屏控制、LCD顯示、正弦插值算法設計以及各種顯示算法設計等。同時進行了信號的高速采集和處理的實際測試，對實驗測試數據進行了分析。 論文分別從軟件和硬件兩方面入手，闡述了基于ARM處理器和FPGA芯片的高速數據采集的硬件系統設計方法，以及基于ARMLinux操作系統的設備驅動程序設計和應用程序設計。 硬件方面，在FPGA平臺上，我們首先利用乒乓操作的方式將一路高速數據信號轉換成頻率為原來頻率1/4的4路低速數據信號，再將這四路數據分別存儲到4個FIFO中，然后再對這4個FIFO中的數據拼接并存儲在FPGA片上的雙端口雙時鐘RAM中，最后將FPGA的雙端口雙時鐘RAM掛載到ARM系統的總線上，實現了ARM和FPGA共享存儲器的系統結構，使ARM處理器可以直接讀取這個雙端口雙時鐘的RAM中的數據，從而大大提高了數據采集與處理的效率。在采樣頻率控制電路設計方面，我們通過使FIFO的數據存儲時鐘降低為標準狀態下的1/n實現數據采集頻率降為標準狀態的1/n，從而實現了由FPGA控制的可變頻率的數據采集系統。 軟件方面，為了更有效地管理和拓展系統功能，我們移植了ARMLinux操作系統，并在S3C2410平臺上設計實現了基于Linux操作系統的觸摸屏驅動程序設計、LCD驅動程序移植、自定義的FPGA模塊驅動程序設計、LCD顯示程序設計、多線程的應用程序設計。應用程序能夠控制FPGA數據采集系統工作。 在前端采樣頻率為125MHz情況下，系統可以正常工作。能夠實現對頻率在5MHz以下的信號波形的直接顯示；對5MHz至40MHz的信號，使用正弦插值算法進行處理，顯示效果良好。同時這種硬件結構可擴展性強，可以在此基礎上實現8路甚至16路緩沖的系統結構，可以使系統支持更高的采樣頻率。
上傳時間： 2013-07-04
上傳用戶：林魚2016
介紹了一種高速、高性能的單片機C8051F330，該單片機內部集成了眾多的功能部件，是真正的混合信號在片系統。本文對單片機的功能和特點做了詳細的介紹，并以一個實際的多路溫濕度測控系統為例，給出
上傳時間： 2013-07-28
上傳用戶：l254587896
該課題通過對開放式數控技術的全面調研和對運動控制技術的深入研究,并針對國內運動控制技術的研究起步較晚的現狀,結合激光雕刻領域的具體需要,緊跟當前運動控制技術研究的發展趨勢,吸收了世界開放式數控技術和相關運動控制技術的最新成果,采納了基于DSP和FPGA的方案,研制了一款比較新穎的、功能強大的、具有很大柔性的四軸多功能運動控制卡.該論文主要內容如下:首先,通過對制造業、開放式數控系統、運動控制卡等行業現狀的全面調研,基于對運動系統控制技術的深入學習,在比較了幾種常用的運動控制方案的基礎上,確定了基于DSP和FPGA的運動控制設計方案,并規劃了板卡的總體結構.其次,針對運動控制中的一些具體問題,如高速、高精度、運動平穩性、實時控制以及多軸聯動等,在FPGA上設計了功能相互獨立的四軸運動控制電路,仔細規劃并定義了各個寄存器的具體功能,設計了功能完善的加/減速控制電路、變頻分配電路、倍頻分頻電路和三個功能各異的計數器電路等,完全實現了S-曲線升降速運動、自動降速點運動、A/B相編碼器倍頻計數電路等特殊功能.再次,介紹了DSP在運動控制中的作用,合理規劃了DSP指令的形成過程,并對DSP軟件的具體實現進行了框架性的設計.然后,根據光電隔離原理設計了數字輸入/輸出電路;結合DAC原理設計了四路模擬輸出電路;實現了PCI接口電路的設計;并針對常見的干擾現象,提出了有效的抗干擾措施.最后,利用運動控制卡強大的運動控制功能,并針對激光雕刻行業進行大幅圖形掃描時需要實時處理大量的圖形數據的特別需要,在板卡第四軸完全實現了激光控制功能,并基于FPGA內部的16KBit塊RAM,開辟了大量數據區以便進行大幅圖形的實時處理.
上傳時間： 2013-06-09
上傳用戶：youlongjian0
第三代移動通信系統及技術是目前通信領域的研究熱點。本系統采用了第三代移動通信系統的部分關鍵技術，采用直接序列擴頻方式實現多路寬帶信號的碼分復用傳輸。在系統設計中，我們綜合考慮了系統性能要求，功能實現復雜度與系統資源利用率，選擇了并行導頻體制、串行滑動相關捕獲方式、延遲鎖相環跟蹤機制、導頻信道估計方案和相干解擴方式，并在Quartus軟件平臺上采用VHDL語言，在FPGA芯片CycloneEP1C12Q240C8上完成了系統設計。通過對硬件測試板的測試表明文中介紹的方案和設計方法是可行和有效的。并在測試的基礎上對系統提出了改進意見。
上傳時間： 2013-06-27
上傳用戶：fzy309228829
隨著科技的發展和社會的進步，數字電視已逐漸成為現代電視的主流。利用今年是奧運年的契機，研究和推廣數字電視廣播具有重大的意義。2006年8月底我國出臺的數字多媒體/電視廣播(DMB-T)標準，確立了中國自己的技術標準。以此來發展擁有自主知識產權的數字電視事業，不僅可以滿足廣大人民群眾日益增長的物質、文化要求，還可以帶動相關產業快速發展。 本課題在深入研究DMB-T國家標準的基礎上，首先對系統的調制系統進行了設計規劃，然后對信道調制的星座映射、系統信息插入、幀體數據處理、PN序列插入的幀形成模塊和成形濾波模塊進行了設計和仿真，并驗證了其正確性。 3780個子載波的時域同步正交多載波技術(TDS-OFDM)是DMB-T調制系統的關鍵技術之一。由于載波數不是2的整數次冪，考慮到實現的有效性，不能采用現已成熟的基-2或基-4的快速傅立葉變換(FFT)算法。針對調制系統中特有的3780點IFFT，課題深入分析和比較了Cooley-Tukey、Winograd和素因子三種離散快速傅立葉變換算法的特點和性能，綜合利用了三種算法優勢，考慮了算法的復雜度、運算的速度、資源的消耗，設計出一種新的算法，進行了Matlab驗證和基于FPGA(現場可編程門陣列)的仿真。分析表明，該算法所需的加法、乘法次數已很逼近4096點FFT算法。 DMB-T發射端的基帶成形濾波采用了平方根升余弦滾降濾波，由于其0.05的滾降系數在實現中比較苛刻，所以是設計的難點之一。本課題利用Matlab工具采用了等紋波最優濾波的方法設計了169階數字濾波器，其阻帶衰減達到了46.9dB，完全符合標準的要求；利用四倍插值的方法實現了I、Q合路的該濾波器的FPGA設計，并進行了設計優化，顯著降低了濾波器的運算量，大大節約了實現該濾波器所需的乘法器資源。
上傳時間： 2013-06-28
上傳用戶：camelcamel690
4路無線遙控開關電路圖與工作原理，省得再去尋找，現成照做就ok。
上傳時間： 2013-06-13
上傳用戶：youlongjian0
多路電壓采集系統一、實驗目的１．熟悉可編程芯片ADC0809，8253的工作過程，掌握它們的編程方法。２．加深對所學知識的理解并學會應用所學的知識，達到在應用中掌握知識的
上傳時間： 2013-06-30
上傳用戶：cursor
數字信號處理是信息科學中近幾十年來發展最為迅速的學科之一。常用的實現高速數字信號處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實現能力強、速度快、設計靈活性好等眾多優點，尤其在并行信號處理能力方面比DSP更具優勢。在信號處理領域，經常需要對多路信號進行采集和實時處理，為解決這一問題，本文設計了基于FPGA的數據采集和處理系統。 本文首先介紹數字信號處理系統的組成和數字信號處理的優點，然后通過FFT算法的比較選擇和硬件實現方案的比較選擇，進行總體方案的設計。在硬件方面，特別討論了信號調理模塊、模數轉換模塊、FPGA芯片配置等功能模塊的設計方案和硬件電路實現方法。信號處理單元的設計以Xilinx ISE為軟件平臺，采用VHDL和IP核的方法，設計了時鐘產生模塊、數據滑動模塊、FFT運算模塊、求模運算模塊、信號控制模塊，完成信號處理單元的設計，并采用ModelSim仿真工具進行相關的時序仿真。最后利用MATLAB對設計進行驗證，達到技術指標要求。
上傳時間： 2013-07-07
上傳用戶：小火車啦啦啦
