亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

開平方算法

  • 指紋識別算法的研究及基于FPGA的硬件實(shí)現(xiàn)

    隨著圖像處理和模式識別技術(shù)的進(jìn)步,基于生物特征的識別技術(shù)成為蓬勃發(fā)展的高技術(shù)之一,根據(jù)IBG(InternationalBiometricGroup)組織對生物特征市場的統(tǒng)計(jì)和預(yù)測,該領(lǐng)域的收入的年增長率30-50%,到2008年,全球總收入將達(dá)到46.39億美元。而基于指紋特征的識別技術(shù)由于其獨(dú)特的可靠性,穩(wěn)定性,方便快捷的特點(diǎn),恰好符合了市場的需求。目前指紋識別技術(shù)是生物識別領(lǐng)域中應(yīng)用最廣泛的識別技術(shù),也是研究與應(yīng)用的一個(gè)熱點(diǎn)。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計(jì)領(lǐng)域中最熱門的概念。NiosⅡ是Altera公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核,可以將它嵌入FPGA內(nèi)部,與用戶自定義邏輯結(jié)合構(gòu)成一個(gè)基于FPGA的片上系統(tǒng)。與嵌入式硬核相比較,嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識別系統(tǒng)對速度的要求。 本文對指紋識別技術(shù)中各個(gè)環(huán)節(jié)的算法進(jìn)行了較為深入的研究,結(jié)合NiosⅡ嵌入式處理器的特點(diǎn),對算法進(jìn)行了合理的選擇與優(yōu)化,形成了一套完整的指紋識別算法,并提出了一種基于FPGA的指紋識別系統(tǒng)硬件設(shè)計(jì)方案。 論文的內(nèi)容主要包括以下幾個(gè)方面: 1、對指紋圖像預(yù)處理、后處理和匹配算法進(jìn)行了改進(jìn),提高了算法的性能;設(shè)計(jì)了一種適用于快速匹配的指紋特征數(shù)據(jù)結(jié)構(gòu);提出了一套基于特征點(diǎn)匹配的指紋識別算法。實(shí)驗(yàn)結(jié)果表明該算法速度快、誤識率較低、可靠性較高,可以滿足實(shí)用的要求。 2、本著增加系統(tǒng)集成度、減小系統(tǒng)體積、提高便攜性、降低功耗和成本,同時(shí)提升系統(tǒng)的性能的原則,使用Altera公司提供的外圍設(shè)備IP核配合NiosⅡ處理器軟核搭建了一個(gè)單片嵌入式系統(tǒng),然后以內(nèi)嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片,外配片外RAM和Flash存儲器以及小鍵盤和LCD顯示屏等器件,設(shè)計(jì)了一個(gè)便攜式指紋識別系統(tǒng),提出了一套基于FPGA的硬件設(shè)計(jì)方案。 3、利用NiosⅡ開發(fā)板對硬件設(shè)計(jì)方案進(jìn)行了初步的驗(yàn)證,實(shí)現(xiàn)了指紋采集芯片F(xiàn)PS200與FPGA的接口,并進(jìn)行了算法的移植。 實(shí)驗(yàn)結(jié)果表明本文所提出的系統(tǒng)設(shè)計(jì)方案是可行的。基于FPGA的自動指紋識別系統(tǒng)在速度、功耗、體積、擴(kuò)展性方面有著獨(dú)特的優(yōu)勢,具有廣闊的發(fā)展空間。最后提出了對這一設(shè)計(jì)繼續(xù)改進(jìn)的思路和下一步研究的內(nèi)容。

    標(biāo)簽: FPGA 指紋識別 法的研究 硬件實(shí)現(xiàn)

    上傳時(shí)間: 2013-07-28

    上傳用戶:hxy200501

  • OFDM系統(tǒng)幀檢測及同步算法FPGA設(shè)計(jì)與實(shí)現(xiàn)

    正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù),它具有頻譜利用率高、抗多徑能力強(qiáng)等特點(diǎn),在寬帶無線多媒體通信領(lǐng)域中受到了廣泛的關(guān)注。 OFDM系統(tǒng)可分為連續(xù)工作模式和突發(fā)工作模式。在IEEE802.11a、HiperLANType2等無線局域網(wǎng)標(biāo)準(zhǔn)中采用了OFDM的突發(fā)工作模式,該模式下的接收機(jī)首先對符合某種特定格式的幀做出檢測。本文介紹了一種基于最小錯(cuò)誤概率準(zhǔn)則的幀檢測算法,提出了該算法的FPGA實(shí)現(xiàn)方案。 同步技術(shù)是OFDM最關(guān)鍵的技術(shù)之一,它包括載波頻率同步和符號同步。載波頻率同步是為了糾正接收端相對于發(fā)送端的載波頻率偏移,以保證子載波間的正交性;符號同步確定OFDM符號有用數(shù)據(jù)信息的開始時(shí)刻,也就是確定FFT窗的開始時(shí)刻。本文首先介紹了一種基于自相關(guān)的載波頻率同步算法,給出了它的FPGA實(shí)現(xiàn)方案,重點(diǎn)講述了其中用到的Cordic算法及其實(shí)現(xiàn);然后介紹了分別基于互相關(guān)和自相關(guān)的兩種符號同步算法,給出了各自的FPGA實(shí)現(xiàn)方案,從實(shí)現(xiàn)的角度比較了兩種算法的優(yōu)缺點(diǎn),并且在FPGA設(shè)計(jì)中體現(xiàn)了面積復(fù)用和流水線操作的設(shè)計(jì)思想。 文章最后介紹了系統(tǒng)調(diào)試的情況,總結(jié)出一種ChipScopePro與Matlab相結(jié)合的調(diào)試方法,該方法在FPGA調(diào)試方面具有一定的通用性。

    標(biāo)簽: OFDM FPGA

    上傳時(shí)間: 2013-07-16

    上傳用戶:Killerboo

  • Turbo碼編碼譯碼算法與FPGA實(shí)現(xiàn)方法的研究

    本文主要研究Turbo碼的編碼和譯碼算法及其FPGA硬件實(shí)現(xiàn).在概述信道編碼理論及其發(fā)展歷程之后,簡要地論述了Turbo碼的原理.然后分別對Turbo碼的MAP譯碼算法,LOG-MAP算法進(jìn)行推導(dǎo),在給出LOG-MAP的推導(dǎo)之后,提出了對于LOG-MAP譯碼算法的兩點(diǎn)改進(jìn),采用三階牛頓插值函數(shù)對校驗(yàn)函數(shù)進(jìn)行擬合,采用雙滑動窗口技術(shù)取代傳統(tǒng)的單滑動窗口技術(shù).Turb碼還有一種譯碼復(fù)雜度相對較低的算法——SOVA算法,本文也給出了SOVA算法的詳細(xì)推導(dǎo)過程.在對LOG-MAP和SOVA算法的詳細(xì)推導(dǎo)之后,本文給出Turbo碼的軟件仿真,采用Matlab語言編寫Turbo碼仿真系統(tǒng)程序,仿真系統(tǒng)比較了單滑動窗口技術(shù)和雙滑動窗口技術(shù)在不同的信噪比下的譯碼性能.在軟件仿真的基礎(chǔ)上,本文給出了Turbo碼編碼器和采用LOG-MAP譯碼算法譯碼器的FPGA硬件實(shí)現(xiàn)方法.

    標(biāo)簽: Turbo FPGA 編碼譯碼 算法

    上傳時(shí)間: 2013-06-19

    上傳用戶:plsee

  • 基于ARM核嵌入式系統(tǒng)的AES算法優(yōu)化

    本文從AES的算法原理和基于ARM核嵌入式系統(tǒng)的開發(fā)著手,研究了AES算法的設(shè)計(jì)原則、數(shù)學(xué)知識、整體結(jié)構(gòu)、算法描述以及AES存住的優(yōu)點(diǎn)利局限性。 針對ARM核的體系結(jié)構(gòu)及特點(diǎn),對AES算法進(jìn)行了優(yōu)化設(shè)計(jì),提出了從AES算法本身和其結(jié)構(gòu)兩個(gè)方面進(jìn)行優(yōu)化的方法,在算法本身優(yōu)化方面是把加密模塊中的字節(jié)替換運(yùn)算、列混合運(yùn)算和解密模塊中的逆列混合運(yùn)算中原來的復(fù)雜的運(yùn)算分別轉(zhuǎn)換為簡單的循環(huán)移位、乘和異或運(yùn)算。在算法結(jié)構(gòu)優(yōu)化方面是在輸入輸山接口上采用了4個(gè)32位的寄存器對128bits數(shù)據(jù)進(jìn)行了并行輸入并行輸出的優(yōu)化設(shè)計(jì);在密鑰擴(kuò)展上的優(yōu)化設(shè)計(jì)是采用內(nèi)部擴(kuò)展,即在進(jìn)行每一輪的運(yùn)算過程的同時(shí)算出下一輪的密鑰,并把下一輪的密鑰暫存在SRAM里,使得密鑰擴(kuò)展與加/解密運(yùn)算并行執(zhí)行;加密和解密優(yōu)化設(shè)計(jì)是將輪函數(shù)查表操作中的四個(gè)操作表查詢工作合并成一個(gè)操作表查詢工作,同時(shí)為了使加密代碼在解密代碼中可重用,節(jié)省硬件資源,在解密過程中采用了與加密相一致的過程順序。 根據(jù)上述的優(yōu)化設(shè)計(jì),基于ARM核嵌入式系統(tǒng)的ADS開發(fā)環(huán)境,提出了AES實(shí)現(xiàn)的軟硬件方案、AES加密模塊和解密模塊的實(shí)現(xiàn)方案以及測試方案,總結(jié)了基于ARM下的高效編程技巧及混合接口規(guī)則,在集成開發(fā)環(huán)境下對算法進(jìn)行了實(shí)現(xiàn),分別得出了初始密鑰為128bits、192bits和256bits下的加密與解密的結(jié)果,并得劍了正確驗(yàn)證。在性能測試的過程中應(yīng)用編譯器的優(yōu)化選項(xiàng)和其它優(yōu)化技巧優(yōu)化了算法,使算法具有較高的加密速度。

    標(biāo)簽: ARM AES 嵌入式系統(tǒng) 算法優(yōu)化

    上傳時(shí)間: 2013-04-24

    上傳用戶:liansi

  • GPS接收機(jī)天線陣列抗干擾算法研究及其FPGA實(shí)現(xiàn)

    GPS技術(shù)在導(dǎo)航、定位及精確打擊等方面產(chǎn)生了重要影響,已經(jīng)廣泛地應(yīng)用在各種武器平臺上。但是,在干擾環(huán)境下也顯現(xiàn)出許多問題。由于其到達(dá)地球表面的信號極其微弱(-160dBW),在現(xiàn)在復(fù)雜的電磁環(huán)境中容易受到干擾,尤其是C/A碼信號更易受到干擾,并且隨著導(dǎo)航戰(zhàn)的發(fā)展對GPS的抗干擾已成為爭取導(dǎo)航資源的有效措施。因此,研究干擾環(huán)境下的GPS接收機(jī)設(shè)計(jì)具有重要意義。 本文首先簡要介紹了GPS信號的結(jié)構(gòu)及構(gòu)成,通過對GPS信號特征以及接收機(jī)抗干擾能力的分析,結(jié)合干擾對接收機(jī)的作用方式及效果,確定GPS最易受的干擾類型為阻塞式干擾,然后針對這種干擾類型提出了一種有效的抗干擾技術(shù)-----自適應(yīng)調(diào)零天線技術(shù)。接下來,著重研究了GPS接收機(jī)在此抗干擾技術(shù)前提下的若干抗干擾方法,并對其進(jìn)行了詳細(xì)的分析和討論。 研究過程中,通過對最佳化準(zhǔn)則和空域自適應(yīng)濾波的理解,首先對不同天線陣列結(jié)構(gòu)進(jìn)行了性能仿真和比較分析,然后在對稱圓形天線陣列的基礎(chǔ)上對空域自適應(yīng)算法進(jìn)行了仿真分析,針對其自由度有限的問題接著對空時(shí)濾波方法做了詳細(xì)討論,在7元對稱圓形陣列的基礎(chǔ)上仿真說明了二者各自的優(yōu)缺點(diǎn)。考慮到實(shí)際的干擾環(huán)境和本課題研究的初期階段,因此選用了適合本課題干擾環(huán)境的空域?yàn)V波方法,并對其自適應(yīng)算法進(jìn)行了適當(dāng)?shù)母倪M(jìn),使得其抗干擾性能獲得了一定程度的改善。 最后,詳細(xì)說明了該接收機(jī)抗干擾模塊的FPGA實(shí)現(xiàn)原理。詳細(xì)給出了頂層及各子模塊的設(shè)計(jì)流程與RTL視圖,實(shí)驗(yàn)結(jié)果驗(yàn)證了該算法的有效性。

    標(biāo)簽: FPGA GPS 接收機(jī) 天線陣列

    上傳時(shí)間: 2013-06-03

    上傳用戶:xfbs821

  • H264AVC的CAVLC編碼算法研究及FPGA實(shí)現(xiàn)

    H.264/AVC是國際電信聯(lián)盟與國際標(biāo)準(zhǔn)化組織/國際電工委員會聯(lián)合推出的活動圖像編碼標(biāo)準(zhǔn),簡稱H.264。作為最新的國際視頻編碼標(biāo)準(zhǔn),H.264/AVC與MPEG-4、H.263等視頻編碼標(biāo)準(zhǔn)相比,性能有了很大的提高,并已在流媒體、數(shù)字電視、電話會議、視頻存儲等諸多領(lǐng)域得到廣泛的應(yīng)用。 本論文的研究課題是基于H.264/AVC視頻編碼標(biāo)準(zhǔn)的CAVLC(Context-based Adaptive Variable Length Coding,基于上下文的自適應(yīng)可變長編碼)編碼算法研究及FPGA實(shí)現(xiàn)。對于變換后的熵編碼,H.264/AVC支持兩種編碼模式:基于上下文的可變長編碼(CAVLC)和基于上下文的自適應(yīng)算術(shù)編碼(CABAC,Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中,盡管CAVLC算法也是采用了VLC編碼,但是同以往標(biāo)準(zhǔn)不同,它所有的編碼都是基于上下文進(jìn)行。這種方法比傳統(tǒng)的查單一表的方法提高了編碼效率,但也增加了設(shè)計(jì)上的困難。 作者在全面學(xué)習(xí)H.264/AVC協(xié)議和深入研究CAVLC編碼算法的基礎(chǔ)上,確定了并行編碼的CAVLC編碼器結(jié)構(gòu)框圖,并總結(jié)出了影響CAVLC編碼器實(shí)現(xiàn)的瓶頸。針對這些瓶頸,對CAVLC編碼器中的各個(gè)功能模塊進(jìn)行了優(yōu)化設(shè)計(jì),這些優(yōu)化設(shè)計(jì)包括多參考塊的表格預(yù)測法、快速查找表法、算術(shù)消除法等。最后,用Verilog硬件描述語言對所設(shè)計(jì)的CAVLC編碼器進(jìn)行了描述,用EDA軟件對其主要功能模塊進(jìn)行了仿真,并在Cyclone II系列EP2C20F484的FPGA上驗(yàn)證了它們的功能。結(jié)果表明,該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實(shí)時(shí)通信要求,為整個(gè)CAVLC編碼器的實(shí)時(shí)通信提供了良好的基礎(chǔ)。

    標(biāo)簽: CAVLC H264 FPGA 264

    上傳時(shí)間: 2013-06-04

    上傳用戶:libenshu01

  • LDPC碼編碼器FPGA實(shí)現(xiàn)研究

    LDPC(低密度奇偶校驗(yàn)碼)編碼是提高通信質(zhì)量和數(shù)據(jù)傳輸速率的關(guān)鍵技術(shù)。LDPC碼應(yīng)用于實(shí)際通信系統(tǒng)是本課題的研究重點(diǎn)。實(shí)際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實(shí)現(xiàn)的前提下,結(jié)合連續(xù)相位MSK調(diào)制,滿足歸一化信噪比SNR=2dB時(shí),系統(tǒng)誤碼率低于10-4。根據(jù)課題背景,本文主要研究基于FPGA的LDPC編碼器設(shè)計(jì)與實(shí)現(xiàn)。 LDPC碼的編碼復(fù)雜度往往與其幀長的平方成正比,編碼復(fù)雜度大,成為編碼硬件實(shí)現(xiàn)的一個(gè)障礙;論文針對實(shí)際系統(tǒng)的預(yù)期指標(biāo),通過對多種矩陣構(gòu)造算法的預(yù)選方案及影響LDPC碼性能參數(shù)仿真分析,基于1/2碼率,1024和2048兩種幀長,設(shè)計(jì)了三種編碼器的備選方案,分別為直接下三角編碼器,串行準(zhǔn)循環(huán)編碼器和二階準(zhǔn)循環(huán)編碼器。 對于每種編碼器,分別設(shè)計(jì)了其整體結(jié)構(gòu),并對每種編碼器的功能模塊進(jìn)行深入研究,設(shè)計(jì)完成后利用第3方軟件MODELSIM對編碼器進(jìn)行了時(shí)序仿真;根據(jù)時(shí)序仿真結(jié)果和綜合報(bào)告對三種編碼方案進(jìn)行比較,最終選擇串行準(zhǔn)循環(huán)編碼器作為硬件實(shí)現(xiàn)的編碼方案。 最后,在FPGA中硬件實(shí)現(xiàn)了串行準(zhǔn)循環(huán)編碼器并對其進(jìn)行測試,利用MATLAB仿真程序和串口通信工具最終驗(yàn)證了這種編碼器的正確性和硬件可實(shí)現(xiàn)性。

    標(biāo)簽: LDPC FPGA 編碼器 實(shí)現(xiàn)研究

    上傳時(shí)間: 2013-08-02

    上傳用戶:林魚2016

  • 基于FPGA的FFT數(shù)字處理器的硬件實(shí)現(xiàn)

    DFT(Discrete Fourier Transformation)是數(shù)字信號分析與處理如圖形、語音及圖像等領(lǐng)域的重要變換工具,直接計(jì)算DFT的計(jì)算量與變換區(qū)間長度N的平方成正比.當(dāng)N較大時(shí),因計(jì)算量太大,直接用DFT算法進(jìn)行譜分析和喜好的實(shí)時(shí)處理是不切實(shí)際的.快速傅里葉變換(Fast Fourier Transformation,簡稱FFT)使DFT運(yùn)算效率提高1~2個(gè)數(shù)量級.本文的目的就是研究如何應(yīng)用FPGA這種大規(guī)??删幊踢壿嬈骷?shí)現(xiàn)FFT的算法.本設(shè)計(jì)主要采用先進(jìn)的基-4DIT算法研制一個(gè)具有實(shí)用價(jià)值的FFT實(shí)時(shí)硬件處理器.在FFT實(shí)時(shí)硬件處理器的設(shè)計(jì)實(shí)現(xiàn)過程中,利用遞歸結(jié)構(gòu)以及成組浮點(diǎn)制運(yùn)算方式,解決了蝶形計(jì)算、數(shù)據(jù)傳輸和存儲操作協(xié)調(diào)一致問題.合理地解決了位增長問題.同時(shí),采用并行高密度乘法器和流水線(pipeline)工作方式,并將雙端口RAM、只讀ROM全部內(nèi)置在FPGA芯片內(nèi)部,使整個(gè)系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大提高,實(shí)際合理地解決了資源和速度之間相互制約的問題.本設(shè)計(jì)采用Verilog HDL硬件描述語言進(jìn)行設(shè)計(jì),由于在設(shè)計(jì)中采用Xilinx公司提供的稱為Core的IP功能塊極大地提高了設(shè)計(jì)效率.

    標(biāo)簽: FPGA FFT 數(shù)字處理器 硬件實(shí)現(xiàn)

    上傳時(shí)間: 2013-06-20

    上傳用戶:小碼農(nóng)lz

  • WiMAX接收機(jī)中AGC的算法研究和FPGA實(shí)現(xiàn)

    用戶對寬帶無線接入業(yè)務(wù)、尤其是對于寬帶無線化以及移動化的需求日益增加,使無線寬帶接入技術(shù)WiMAX(World interoperability for Microwave Access,即全球微波接入互操作性技術(shù))應(yīng)運(yùn)而生、迅猛發(fā)展,成為這兩年業(yè)界關(guān)注的焦點(diǎn)。除了通常的互聯(lián)網(wǎng)接入應(yīng)用外,它還將在提供IPTV和VOIP等寬帶業(yè)務(wù)方面取得成功,它還有可能成為一種先進(jìn)的4G蜂窩電話技術(shù)。WiMAX未來將進(jìn)入蜂窩電話、筆記本電腦和機(jī)頂盒等應(yīng)用中。 本文在介紹WiMAX傳輸標(biāo)準(zhǔn)802.16d基礎(chǔ)上,詳細(xì)闡述了WiMAX接收機(jī)中信道解調(diào)芯片中的自動增益控制(Automatic Gain Control,AGC)部分。首先介紹了自動增益控制系統(tǒng)的基本組成和其主要特性指標(biāo),通過對一個(gè)步進(jìn)式AGC的分析,得到AGC模型的輸出公式。然后針對WiMAX接收機(jī)內(nèi)AGC系統(tǒng)中的模數(shù)轉(zhuǎn)換器以及AGC電路進(jìn)行介紹和理論分析。本文采用SPW(Signal Processing WorkSystem)模型對AGC電路基本結(jié)構(gòu)的算法分析,并結(jié)合仿真結(jié)果對AGC電路做了詳盡解說并對參數(shù)進(jìn)行了解釋說明。 最后給出了基于SPW和FPGA(Field Programmable Gate Array)驗(yàn)證的結(jié)果。通過SPW對AGC進(jìn)行了單獨(dú)的性能測試,并結(jié)合整個(gè)系統(tǒng)的性能測試來說明AGC可以和系統(tǒng)的其他模塊協(xié)同工作。在FPGA測試中,可以證明用Verilog實(shí)現(xiàn)后AGC也同樣能較好的工作。 本文實(shí)現(xiàn)的基于導(dǎo)頻的步進(jìn)式的數(shù)字AGC是針對WiMAX系統(tǒng)的自動增益控制電路提出的解決方案。此算法結(jié)合WiMAX系統(tǒng)的傳輸方式,提出的算法具有迅速鎖定信號的特點(diǎn),能夠滿足WiMAX系統(tǒng)的要求。同時(shí),由于各種關(guān)鍵參數(shù)設(shè)計(jì)為寄存器可配的方式,具有很好的靈活性,也就具有了更高的移植性,可以作為一種通用的數(shù)字AGC算法。

    標(biāo)簽: WiMAX FPGA AGC 接收

    上傳時(shí)間: 2013-04-24

    上傳用戶:zhanditian

  • 常模算法的FPGA實(shí)現(xiàn)

    常模信號是一類非常重要的信號,而專門應(yīng)用于常模信號的常模算法[1]具有復(fù)雜度較低、實(shí)現(xiàn)起來比較簡單、對陣列模型的偏差不敏感等顯著的優(yōu)點(diǎn)。因此,常模算法引起了眾多學(xué)者的廣泛關(guān)注。近年來,常模算法在多用戶檢測領(lǐng)域[2]的研究越來越受到諸多學(xué)者的關(guān)注。不僅如此,常模算法在其他領(lǐng)域也是備受矚目,如常模算法在盲均衡以及波束形成等領(lǐng)域的應(yīng)用也是目前研究的熱點(diǎn)。除此之外,常模算法已經(jīng)不僅僅局限在應(yīng)用于常模信號,也可應(yīng)用于多模信號[3]等。 本文對常模算法在多用戶檢測領(lǐng)域的應(yīng)用以及FPGA[4]實(shí)現(xiàn)作了較多的研究工作,共分六章進(jìn)行闡述。第一章為緒論,介紹了論文相關(guān)背景和本文的結(jié)構(gòu);第二章首先對常模算法作了理論分析,并改進(jìn)了傳統(tǒng)的2-2型常模算法,我們稱之為M2-2CMA,它在誤碼率性能上有一些改善;之后在MATLAB平臺上搭建了仿真平臺,分析了常模算法在多用戶檢測中的應(yīng)用;第三章研究了相關(guān)文獻(xiàn),簡單介紹了FPGA概念及其設(shè)計(jì)流程和設(shè)計(jì)方法,并對VerilogHDL以及Quartus軟件做了簡要介紹;第四章則詳細(xì)介紹了常模算法的FPGA實(shí)現(xiàn),用一種基于統(tǒng)計(jì)數(shù)據(jù)的方法確定了數(shù)據(jù)位長及精度,提出了其實(shí)現(xiàn)的系統(tǒng)框圖,并詳細(xì)闡述了各主要模塊的設(shè)計(jì)與實(shí)現(xiàn),同時(shí)給出了最后的報(bào)告文件以及最高數(shù)據(jù)處理速度;第五章則在MATLAB平臺和QuartuslI的基礎(chǔ)上搭建了一個(gè)仿真平臺,借助于平臺分析了2-2型常模算法移植到FPGA平臺后的性能,對不同的精度對系統(tǒng)性能的影響做了討論,也統(tǒng)計(jì)了不同信噪比、多址干擾下的誤碼率性能。最后一章是對全文的總結(jié)和對未來的展望。

    標(biāo)簽: FPGA 算法

    上傳時(shí)間: 2013-06-23

    上傳用戶:hzy5825468

主站蜘蛛池模板: 绍兴市| 农安县| 大关县| 木里| 镇远县| 长寿区| 德惠市| 上犹县| 郸城县| 贵港市| 灵璧县| 宁阳县| 西昌市| 红安县| 宜宾县| 拜泉县| 常宁市| 疏勒县| 鄢陵县| 古浪县| 门源| 手机| 阿合奇县| 扶风县| 江陵县| 永寿县| 竹溪县| 宜州市| 龙州县| 奈曼旗| 浦江县| 独山县| 六安市| 青神县| 新干县| 寻乌县| 留坝县| 沙田区| 栾城县| 肥城市| 彩票|