<ruby id="nojnp"></ruby>
在電力系統容量日益擴大和電網電壓運行等級不斷提高的潮流下，傳統電磁式互感器在運行中暴露出越來越多的弊端，難以滿足電力系統向自動化、標準化和數字化的發展需求，電子式互感器取代傳統電磁式互感器已經成為一種必然的趨勢，并成為人們研究的熱點。本文圍繞電子式電流互感器高壓側數據采集系統進行了研究與設計。 Rogowski線圈是電流傳感元件，本文總紿了Rogowski線圈的基本原理，其中包括線圈的等效電路和相量圖，線圈的電磁參數計算。在理論研究的基礎上，結合實際設計一款高精度PCBRogowski線圈。電容分壓器是電壓傳感元件，文章中介紹了傳感器的原理、傳感器的模型結構，針對其自身結構缺陷和工作環境的電磁干擾，提出具有針對性的電磁兼容設計方法。 積分器的性能一直是影響Rogowski線圈電流傳感器的精度和穩定性的重要因素之一。模擬積分器具有結構簡單、響應速度快、輸入動態范圍大等優點；數字積分器具有性能穩定，精度高等優點。后者的優勢使其成為近年來Rogowski線圈電流互感器實用化研究的一個熱點問題。本文設計了一套數字積分器設計的方法，其中包括了積分算法的選擇，積分輸入采樣率和分辨率的確定，數字積分器的通用結構，積分初值的選擇方法等。 為了保證系統的運行穩定，文章中的系統只采用激光供電模式，降低數據采集系統的功耗就成了系統設計的一個重要環節。文章中介紹了一些實用的低功耗處理方法，分析了激光器的特性，光電池的特性和光電轉換器件的特性，并根據這些器件的特性，改進了數據發送激光器的驅動電路，大幅度降低了系統的功耗，保證了系統在較低供電功率條件下的正常運行。 論文最后對全文工作進行總結，提出進一步需要解決的問題。
上傳時間： 2013-07-10
上傳用戶：zsjzc
目前，數字信號處理廣泛應用于通信、雷達、聲納、語音與圖像處理等領域，信號處理算法理論己趨于成熟，但其具體硬件實現方法卻值得探討。FPGA是近年來廣泛應用的超大規模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優點，大大推動了數字系統設計的單片化、自動化，縮短了單片數字系統的設計周期、提高了設計的靈活性和可靠性，在超高速信號處理和實時測控方面有非常廣泛的應用。本文對FPGA的數據采集與處理技術進行研究，基于FPGA在數據采樣控制和信號處理方面的高性能和單片系統發展的新熱點，把FPGA作為整個數據采集與處理系統的控制核心。主要研究內容如下： FPGA的單片系統研究。針對數據采集與處理，對FPGA進行選型，設計了基于FPGA的單片系統的結構。把整個控制系統分為三個部分：多通道采樣控制模塊，數據處理模塊，存儲控制模塊。 多通道采樣控制模塊的設計。利用4片AD7506和一片AD7862對64路模擬量進行周期采樣，分別設計了通道選擇控制模塊和A/D轉換控制模塊，并進行了仿真，完成了基于FPGA的多通道采樣控制。 數據處理模塊的設計。FFT算法在數字信號處理中占有重要的地位，因此本文研究了FFT的硬件實現結構，提出了用FPGA實現FFT的一種設計思想，給出了總體實現框圖。分別設計了旋轉因子復數乘法器，碟形運算單元，存儲器，控制器，并分別進行了仿真。重點設計實現了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設計實現了蝶形處理單元中的旋轉因子乘法器，從而提高了蝶形處理器的運算速度，降低了運算復雜度。理論分析和仿真結果表明，狀態機控制器成功地對各個模塊進行了有序、協調的控制。 存儲控制模塊的設計。利用閃存芯片K9K1G08UOA對采集處理后的數據進行存儲，設計了FPGA與閃存的硬件連接，設計了存儲控制模塊。 本文對FFT算法的硬件實現進行了研究，結合單片系統的特點，把整個系統分為多通道采樣控制模塊，數據處理模塊，存儲控制模塊進行設計和仿真。設計采用VHDL編寫程序的源代碼。仿真測試結果表明，此FPGA單片系統可完成對實時信號的高速采集與處理。
上傳時間： 2013-04-24
上傳用戶：362279997
本課題完成了基于FPGA的數據采集器以及IIC總線的模數轉換器部分、通訊部分的電路設計。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線的模數轉換采用Microchip公司的MCP3221芯片，通訊部分則在FPGA片內用VHDL語言實現。通過上述設計實現了“準單片化”的模擬量和數字量的數據采集和處理。 所設計的數據采集器可以和結構類似的上位機通訊，本課題完成了在上位機中用VHDL語言實現的通信電路模塊。通過上述兩部分工作，將微處理器、數據存儲器、程序存儲器等數字邏輯電路均集成在同一個FPGA內部，形成一個可編程的片上系統。FPGA片外僅為模擬器件和開關量驅動芯片。FPGA內部的硬件電路采用VHDL語言編寫；MCU軟核工作所需要的程序采用C語言編寫。多臺數據采集器與服務器構成數據采集系統。服務器端軟件用VB開發，既可以將實時采集的數據以數字方式顯示，也可以用更加直觀的曲線方式顯示。 由于數據采集器是所有自控類系統所必需的電路模塊，所以一個通用的片上系統設計可以解決各類系統的應用問題，達到“設計復用”(DesignReuse)的目的。采用基于FPGA的SOPC設計的更加突出的優點是不必更換芯片就可以實現設計的改進和升級，同時也可以降低成本和提高可靠性。
上傳時間： 2013-07-12
上傳用戶：a155166
微處理器技術、傳感器技術和無線通信技術的進步，推動了無線數據采集系統的產生和發展。數據采集技術廣泛應用于雷達、通信、遙感遙測等領域。在各種信息的獲取中，對高速數據采集的需求非常廣泛。隨著測控技術的發展，對數據采集系統的智能化和網絡化水平也提出了更高的要求。并且由于通訊網絡的飛速發展，移動通信與實際應用的結合使得各種基于GPRS網絡的無線數據傳輸系統成為當前遠距離無線通訊領域最為廣泛的應用。本課題將廣泛應用的嵌入式控制器引入到數據采集系統設計中，并結合GPRS優秀的網絡特性，實現了一個低功耗、智能化、網絡化、軟硬件可根據具體測量任務適當裁減的無線高速數據采集平臺。 本設計采用32位ARM處理器S3C2410為核心器件，配以FPGA+DDRSDRAM高速數據采集模塊，GPRS數據通信模塊，在Linux嵌入式操作系統和應用軟件的支持下，實現了數字化高速采集，數字化無線數據網絡傳輸的現場數據采集系統。該平臺采集的現場數據主要為各種傳感器輸出的電壓模擬量。前端數據采集模塊的FPGA控制高速AD轉換器將輸入的模擬量信號采集后，存儲在由DDRSDRAM構成的大容量緩存中，再經過嵌入式系統中的微控制器進行各種處理，然后將處理結果保存在ARM系統的SDRAM內存，最后通過在ARM系統模塊擴展的GPRS模塊，將采集到的數據通過GPRS網絡發送出去。 IAnux由于其代碼開放性以及強大的網絡功能等特點，在許多的嵌入式網絡設備中有著廣泛應用，與其他的嵌入式操作系統相比，具有著更多的優勢。因此本課題將其作為硬件平臺的操作系統。基于ARM的嵌入式數據采集與處理系統結構清晰、通用性好、可擴展性強，可為各種嵌入式應用提供一套完整的硬、軟件解決方案，在工業測量與控制領域具有較為廣闊的應用前景。
上傳時間： 2013-04-24
上傳用戶：xlcky
隨著半導體工藝的飛速發展和芯片設計水平的不斷進步，ARM微處理器的性能得到大幅度地提高，同時其芯片的價格也在不斷下降，嵌入式系統以其獨有的優勢，己經廣泛地滲透到科學研究和日常生活的各個方面。 本文以ARM7 LPC2132處理器為核心，結合蓋革一彌勒計數管對Time-To-Count輻射測量方法進行研究。ARM結構是基于精簡指令集計算機(RISC)原理而設計的，其指令集和相關的譯碼機制比復雜指令集計算機要簡單得多，使用一個小的、廉價的ARM微處理器就可實現很高的指令吞吐量和實時的中斷響應。基于ARM7TDMI-S核的LPC2132微處理器，其工作頻率可達到60MHz，這對于Time-To-Count技術是非常有利的，而且利用LPC2132芯片的定時/計數器引腳捕獲功能，可以直接讀取TC中的計數值，也就是說不再需要調用中斷函數讀取TC值，從而大大降低了計數前雜質時間。本文是在我師兄呂軍的《Time-To-Count測量方法初步研究》基礎上，使用了高速的ARM芯片，對基于MCS-51的Time-To-Count輻射測量系統進行了改進，進一步論證了采用高速ARM處理器芯片可以極大的提高G-M計數器的測量范圍與測量精度。 首先，討論了傳統的蓋革-彌勒計數管探測射線強度的方法，并指出傳統的脈沖測量方法的不足。然后討論了什么是Time-To-Count測量方法，對Time-To-Count測量方法的理論基礎進行分析。指出Time-To-Count方法與傳統的脈沖計數方法的區別，以及采用Time-To-Count方法進行輻射測量的可行性。 接著，詳細論述基于ARM7 LPC2132處理器的Time-To-Count輻射測量儀的原理、功能、特點以及輻射測量儀的各部分接口電路設計及相關程序的編制。 最后得出結論，通過高速32位ARM處理器的使用，Time-To-Count輻射測量儀的精度和量程均得到很大的提高，對于Y射線總量測量，使用了ARM處理器的Time-To-Count輻射測量儀的量程約為20 u R/h到1R/h，數據線性程度也比以前的Time-To-CotJnt輻射測量儀要好。所以在使用Time-To-Count方法進行的輻射測量時，如何減少雜質時間以及如何提高計數前時間的測量精度，是決定Time-To-Count輻射測量儀性能的關鍵因素。實驗用三只相同型號的J33G-M計數管分別作為探測元件，在100U R/h到lR/h的輻射場中進行試驗.每個測量點測量5次取平均，得出隨著照射量率的增大，輻射強度R的測量值偏小且與輻射真實值之間的誤差也隨之增大。如果將測量誤差限定在10％的范圍內，則此儀器的量程范圍為20 u R/h至1R/h，量程跨度近六個數量級。而用J33型G-M計數管作常規的脈沖測量，量程范圍約為50 u R/h到5000 u R/h，充分體現了運用Time-To-Count方法測量輻射強度的優越性，也從另一個角度反應了隨著計數前時間的逐漸減小，雜質時間在其中的比重越來越大，對測量結果的影響也就越來越嚴重，盡可能的減小雜質時間在Time-To-Count方法輻射測量特別是測量高強度輻射中是關鍵的。筆者用示波器測出此輻射儀器的雜質時間約為6.5 u S，所以在計算定時器值的時候減去這個雜質時間，可以增加計數前時間的精確度。通過實驗得出，在標定儀器的K值時，應該在照射量率較低的條件下行，而測得的計數前時間是否精確則需要在照射量率較高的條件下通過儀器標定來檢驗。這是因為在照射量率較低時，計數前時間較大，雜質時間對測量結果的影響不明顯，數據線斜率較穩定，適宜于確定標定系數K值，而在照射量率較高時，計數前時間很小，雜質時間對測量結果的影響較大，可以明顯的在數據線上反映出來，從而可以很好的反應出儀器的性能與量程。實驗證明了Time-To-Count測量方法中最為關鍵的環節就是如何對計數前時間進行精確測量。經過對大量實驗數據的分析，得到計數前時間中的雜質時間可分為硬件雜質時間和軟件雜質時間，并以軟件雜質時間為主，通過對程序進行合理優化，軟件雜質時間可以通過程序的改進而減少，甚至可以用數學補償的方法來抵消，從而可以得到比較精確的計數前時間，以此得到較精確的輻射強度值。對于本輻射儀，用戶可以選擇不同的工作模式來進行測量，當輻射場較弱時，通常采用規定次數測量的方式，在輻射場較強時，應該選用定時測量的方式。因為，當輻射場較弱時，如果用規定次數測量的方式，會浪費很多時間來采集足夠的脈沖信號。當輻射場較強時，由于輻射粒子很多，產生脈沖的頻率就很高，規定次數的測量會加大測量誤差，當選用定時測量的方式時，由于時間的相對加長，所以記錄的粒子數就相對的增加，從而提高儀器的測量精度。通過調研國內外先進核輻射測量儀器的發展現狀，了解到了目前最新的核輻射總量測量技術一Time-To-Count理論及其應用情況。論證了該新技術的理論原理，根據此原理，結合高速處理器ARM7 LPC2132，對以G-計數管為探測元件的Time-To-Count輻射測量儀進行設計。論文以實驗的方法論證了Time-To-Count原理測量核輻射方法的科學性，該輻射儀的量程和精度均優于以前以脈沖計數為基礎理論的MCS-51核輻射測量儀。該輻射儀具有量程寬、精度高、易操作、用戶界面友好等優點。用戶可以定期的對儀器的標定，來減小由于電子元件的老化對低儀器性能參數造成的影響，通過Time-To-Count測量方法的使用，可以極大拓寬G-M計數管的量程。就儀器中使用的J33型G-M計數管而言，G-M計數管廠家參考線性測量范圍約為50 u R/h到5000 u R/h，而用了Time-To-Count測量方法后，結合高速微處理器ARM7 LPC2132，此核輻射測量儀的量程為20 u R/h至1R/h。在允許的誤差范圍內，核輻射儀的量程比以前基于MCS-51的輻射儀提高了近200倍，而且精度也比傳統的脈沖計數方法要高，測量結果的線性程度也比傳統的方法要好。G-M計數管的使用壽命被大大延長。 綜上所述，本文取得了如下成果：對國內外Time-To-Count方法的研究現狀進行分析，指出了Time-To-Count測量方法的基本原理，并對Time-T0-Count方法理論進行了分析，推導出了計數前時間和兩個相鄰輻射粒子時間間隔之間的關系，從數學的角度論證了Time-To-Count方法的科學性。詳細說明了基于ARM 7 LPC2132的Time-To-Count輻射測量儀的硬件設計、軟件編程的過程，通過高速微處理芯片LPC2132的使用，成功完成了對基于MCS-51單片機的Time-To-Count測量儀的改進。改進后的輻射儀器具有量程寬、精度高、易操作、用戶界面友好等特點。本論文根據實驗結果總結出了Time-To-Count技術中的幾點關鍵因素，如：處理器的頻率、計數前時間、雜質時間、采樣次數和測量時間等，重點分析了雜質時間的組成以及引入雜質時間的主要因素等，對國內核輻射測量儀的研究具有一定的指導意義。
標簽： TimeToCount ARM 輻射測量儀
上傳時間： 2013-06-24
上傳用戶：pinksun9
近年來，隨著控制系統規模的擴大和總線技術的發展，對數據采集和傳輸技術提出了更高的要求。目前，很多設備需要實現從單串口通信到多路串口通信的技術改進。同時，隨著以太網技術的發展和普及，這些設備的串行數據需要通過網絡進行傳輸，因而有必要尋求一種解決方案，以實現技術上的革新。 本文分別對串行通信和基于TCP/IP協議的以太網通信進行研究和分析，在此基礎上，設計一個嵌入式系統一基于APM處理器的多路串行通信與以太網通信系統，來實現F8-DCS系統中多路串口數據采集和以太網之間的數據傳輸。主要作了如下工作：首先，分析了當前串行通信的應用現狀和以太網技術的發展動態，通過比較傳統的多路串口通信系統的優缺點，設計出了一種采用CPID技術和CAN總線技術相結合的新型技術，并結合F8-DCS系統數據量大和實時性高的特點，對串行通訊幀同步的方法進行了詳細的研究。然后，根據課題的實際需求，對系統進行總體設計和功能模塊劃分，并詳細介紹了基于ARM7處理器的多路串口通信接口、以太網通信接口以及二者之間的數據傳輸接口的電路設計。在軟件設計上，對系統的啟動代碼、串行通信協議、串口驅動以及多串口與網口間雙向數據傳輸等進行了詳細的論述。最后，將上述技術應用于某大型火電廠主機F8-DCS系統I/O通訊網絡的測試與分析，達到了設計要求。
上傳時間： 2013-07-31
上傳用戶：aeiouetla
本文設計的井下網絡分站作為“煤礦安全自動檢測、監控及管理系統”的一個重要的組成部分，以ARM微控制器為核心，以操作系統μC/OS-Ⅱ為操作平臺，采用TCP/IP協議棧實現了分站的網絡通信功能，很好的解決了當前煤礦企業安全監控系統通信協議不一致的問題。 在硬件方面，嚴格按照《煤礦安全監控系統通用技術要求》完成了監控分站的總體硬件設計，并通過驅動網卡芯片RTL8019AS實現了以太網連接。選用PHILIPS的32位ARM芯片LPC2214作為分站的控制芯片，它帶有16KB的靜態RAM和256KB的高速FLASH，包含8路10位A/D，還有多個串行接口，可使用的GPIO高達76個(使用了外部存儲器)，很好了滿足了分站外接傳感器的多樣化要求。在人機對話方面，系統擴展了128×64的液晶和1×4的鍵盤。在通信方面，采用TCP/IP協議與地面主機進行通信，將各種參數傳送到地面主機進行復雜的運算處理。 在軟件方面，介紹了嵌入式操作系統μC/OS-Ⅱ的移植過程，并在此基礎上分析了TCP/IP協議棧的實現；制定了統一的數據交換格式；通信過程中采用了標準的TCP/IP協議；詳細介紹了幾個主要程序模塊的編程思路，如LCD顯示、外部輸入頻率信號的計數及數據存儲，并給出了在實際編程過程中遇到的問題及解決方法。 本監控分站根據《本質安全型“i”》標準將外部接入設備和分站作了電氣隔離，該分站具有2路A/D數據采集；6路光電隔離數字量輸入；2路光電隔離數字量輸出對外部設備進行遠程管理和控制；人機接口提供人機交互界面，提供按鍵操作和數據顯示；RS485通信接口負責與外界設備進行通信；網絡通信接口負責為各種監測監控系統提供兼容的接入接口；非易失性鐵電存儲器作為數據存儲區以保證掉電后存儲數據不丟失。
上傳時間： 2013-04-24
上傳用戶：13160677563
本文研究基于ARM與FPGA的高速數據采集系統技術。論文完成了ARM+FPGA結構的共享存儲器結構設計，實現了ARMLinux系統的軟件設計，包括觸摸屏控制、LCD顯示、正弦插值算法設計以及各種顯示算法設計等。同時進行了信號的高速采集和處理的實際測試，對實驗測試數據進行了分析。 論文分別從軟件和硬件兩方面入手，闡述了基于ARM處理器和FPGA芯片的高速數據采集的硬件系統設計方法，以及基于ARMLinux操作系統的設備驅動程序設計和應用程序設計。 硬件方面，在FPGA平臺上，我們首先利用乒乓操作的方式將一路高速數據信號轉換成頻率為原來頻率1/4的4路低速數據信號，再將這四路數據分別存儲到4個FIFO中，然后再對這4個FIFO中的數據拼接并存儲在FPGA片上的雙端口雙時鐘RAM中，最后將FPGA的雙端口雙時鐘RAM掛載到ARM系統的總線上，實現了ARM和FPGA共享存儲器的系統結構，使ARM處理器可以直接讀取這個雙端口雙時鐘的RAM中的數據，從而大大提高了數據采集與處理的效率。在采樣頻率控制電路設計方面，我們通過使FIFO的數據存儲時鐘降低為標準狀態下的1/n實現數據采集頻率降為標準狀態的1/n，從而實現了由FPGA控制的可變頻率的數據采集系統。 軟件方面，為了更有效地管理和拓展系統功能，我們移植了ARMLinux操作系統，并在S3C2410平臺上設計實現了基于Linux操作系統的觸摸屏驅動程序設計、LCD驅動程序移植、自定義的FPGA模塊驅動程序設計、LCD顯示程序設計、多線程的應用程序設計。應用程序能夠控制FPGA數據采集系統工作。 在前端采樣頻率為125MHz情況下，系統可以正常工作。能夠實現對頻率在5MHz以下的信號波形的直接顯示；對5MHz至40MHz的信號，使用正弦插值算法進行處理，顯示效果良好。同時這種硬件結構可擴展性強，可以在此基礎上實現8路甚至16路緩沖的系統結構，可以使系統支持更高的采樣頻率。
上傳時間： 2013-07-04
上傳用戶：林魚2016
隨著微電子技術和電力電子技術的飛速發展，運動控制系統正朝著通用化、智能化、微型化的方向發展。目前，以數字信號處理器（DSP）和現場可編程門陣列（FPGA）為核心的運動控制卡已成為運動控制器的發展主流。它可方便地以插卡形式嵌入PC機，將PC機強大的信息處理能力和開放式特點與運動控制卡的運動控制能力相結合，具有信息處理能力強、開放程度高、運動控制方便、通用性好的特點。因此，本文通過對運動控制技術的深入研究，開發了一款以DSP和FPGA為主控單元、基于PCI總線的運動控制卡。 首先，設計了運動控制卡硬件電路，對控制卡的DSP和FPGA外圍電路、PCI總線接口電路、模擬量輸出電路、編碼器信號采集電路、通用I/O接口電路等實現方法進行了詳細討論。 為提高控制卡的硬件集成度和可靠性，通過對FPGA的編程設計，在FPGA中實現了PCI總線目標設備接口控制器、雙端口RAM、DDA精插補電路、DAC接口電路、編碼器信號處理電路和數字I/O信號處理電路。 基于改進的數字PID控制器和前饋控制，設計開發了運動控制卡的位置閉環伺服控制器，并整定了控制器參數，獲得良好的伺服控制特性。 最后，采用WinDriver開發了控制卡的驅動程序，并詳細介紹了驅動程序的開發流程。
上傳時間： 2013-08-01
上傳用戶：00.00
圖像采集是數字化圖像處理的第一步，開發圖像采集平臺是視覺系統開發的基礎。視覺檢測的速度是視覺檢測要解決的關鍵技術之一，也是專用圖像處理系統設計所要完成的首要目標
標簽： 高速圖像采集
上傳時間： 2013-04-24
上傳用戶：waitingfy
