隨著世界能源危機(jī)的到來，太陽(yáng)能光伏發(fā)電在能源結(jié)構(gòu)中正在發(fā)揮著越來越大的作用。而太陽(yáng)能光伏發(fā)電系統(tǒng)的核心部件并網(wǎng)逆變器的性能還需要進(jìn)一步提高。為了迎合市場(chǎng)上對(duì)高品質(zhì)、高性能、智能化并網(wǎng)逆變器的需求，我們將ARM+DSP架構(gòu)作為并網(wǎng)逆變器的控制系統(tǒng)。本系統(tǒng)集成了ARM和DSP的各自的強(qiáng)大功能，使并網(wǎng)逆變器的性能和智能化水平得到了顯著提高。本論文是基于山東大學(xué)魯能實(shí)習(xí)基地“光伏并網(wǎng)逆變器項(xiàng)目”，目前已經(jīng)試制出樣機(jī)。本人主要負(fù)責(zé)并網(wǎng)逆變器控制系統(tǒng)的軟硬件設(shè)計(jì)工作。本文主要研究?jī)?nèi)容有： @@ 1．本并網(wǎng)逆變器采用了內(nèi)高頻環(huán)逆變技術(shù)。文中詳細(xì)分析了這種逆變器的優(yōu)缺點(diǎn)，進(jìn)行了充分的系統(tǒng)分析和論證。 @@ 2．采用MATLAB/Simulink軟件對(duì)并網(wǎng)逆變器的控制算法進(jìn)行仿真，包括前級(jí)DC-DC變換的控制算法以及后級(jí)DC-AC逆變的控制算法。通過仿真驗(yàn)證了所設(shè)計(jì)算法的可行性，對(duì)DSP程序開發(fā)提供了很好的指導(dǎo)意義。 @@ 3．本文將ARM+DSP架構(gòu)作為逆變器的控制系統(tǒng)，并設(shè)計(jì)了相應(yīng)的硬件控制系統(tǒng)。DSP控制板硬件系統(tǒng)包括AD數(shù)據(jù)采集、硬件電流保護(hù)、電源、eCAN總線，SPI總線等硬件電路。ARM板硬件系統(tǒng)包括SPI總線、RS232總線、RS480總線、以太網(wǎng)總線、LCD顯示、實(shí)時(shí)時(shí)鐘、鍵盤等硬件電路。 @@ 4．本文設(shè)計(jì)和實(shí)現(xiàn)了兩種最大功率點(diǎn)跟蹤控制算法：功率擾動(dòng)觀察法或增量電導(dǎo)法；孤島檢測(cè)方法采用被動(dòng)式和主動(dòng)式兩種檢測(cè)方式，被動(dòng)式所采用的方法是將過/欠電壓和電壓相位突變檢測(cè)相結(jié)合的方式，主動(dòng)式采用正反饋頻率偏移法；為了實(shí)現(xiàn)并網(wǎng)逆變器的輸出電流與電網(wǎng)電壓同頻同相，使用了軟件鎖相環(huán)控制技術(shù)。本文分別給出了以上各種算法的控制程序流程圖。 @@ 5．本文也給出了AD數(shù)據(jù)采集、eCAN總線、RS232、RS485、以太網(wǎng)、PWM輸出等程序流程圖，以及DSP和ARM之間的SPI總線通信程序流程圖。并且分別給出了ARM管理機(jī)控制系統(tǒng)主程序流程圖和DSP控制機(jī)控制系統(tǒng)主程序流程圖。 @@ 6．最后對(duì)并網(wǎng)逆變器樣機(jī)進(jìn)行實(shí)驗(yàn)結(jié)果分析。結(jié)果顯示：該樣機(jī)基本上實(shí)現(xiàn)了本文提出的設(shè)計(jì)方案所應(yīng)完成的各項(xiàng)功能，樣機(jī)的性能比較理想。 @@關(guān)鍵詞：太陽(yáng)能光伏；并網(wǎng)逆變器；SPWM； DSP； ARM
標(biāo)簽： ARMDSP 架構(gòu) 太陽(yáng)能光伏
上傳時(shí)間： 2013-07-09
上傳用戶：趙安qw
軟件無線電（Software Defined Radio）是無線通信系統(tǒng)收發(fā)信機(jī)的發(fā)展方向，它使得通信系統(tǒng)的設(shè)計(jì)者可以將主要精力集中到收發(fā)機(jī)的數(shù)字處理上，而不必過多關(guān)注電路實(shí)現(xiàn)。在進(jìn)行數(shù)字處理時(shí)，常用的方案包括現(xiàn)場(chǎng)可編程門陣列（FPGA）、數(shù)字信號(hào)處理器（DSP）和專用集成電路（ASIC）。FPGA以其相對(duì)較低的功耗和相對(duì)較低廉的成本，成為許多通信系統(tǒng)的首先方案。正是在這樣的前提下，本課題結(jié)合軟件無線電技術(shù)，研究并實(shí)現(xiàn)基于FPGA的數(shù)字收發(fā)信機(jī)。 @@ 本論文主要研究了發(fā)射機(jī)和接收機(jī)的結(jié)構(gòu)和相關(guān)的硬件實(shí)現(xiàn)問題。首先，從理論上對(duì)發(fā)射機(jī)和接收機(jī)結(jié)構(gòu)進(jìn)行研究，找到收發(fā)信機(jī)設(shè)計(jì)中關(guān)鍵問題。其次，在理論上有深刻認(rèn)識(shí)的基礎(chǔ)上，以FPGA為手段，將反饋控制算法、反饋補(bǔ)償算法和前饋補(bǔ)償算法落實(shí)到硬件電路上。同步一直是數(shù)字通信系統(tǒng)中的關(guān)鍵問題，它也是本文的研究重點(diǎn)。本文在研究了已有各種同步方法的基礎(chǔ)上，設(shè)計(jì)了一種新的同步方法和相應(yīng)的接收機(jī)結(jié)構(gòu)，并以硬件電路將其實(shí)現(xiàn)。最后，針對(duì)所設(shè)計(jì)的硬件系統(tǒng)，本文還進(jìn)行了充分的硬件系統(tǒng)測(cè)試。硬件測(cè)試的各項(xiàng)數(shù)據(jù)結(jié)果表明系統(tǒng)設(shè)計(jì)方案是可行的，基本實(shí)現(xiàn)了數(shù)字中頻收發(fā)機(jī)系統(tǒng)的設(shè)計(jì)要求。 @@ 本文中發(fā)射機(jī)系統(tǒng)是以Altera公司EP2C70F672C6為硬件平臺(tái)，接收機(jī)系統(tǒng)以Altera公司EP2S180F1020C3為硬件平臺(tái)。收發(fā)系統(tǒng)均是在Ouartus Ⅱ 8．0環(huán)境下，通過編寫Verilog HDL代碼和調(diào)用Altera IP core加以實(shí)現(xiàn)。在將設(shè)計(jì)方案落實(shí)到硬件電路實(shí)現(xiàn)之前，各種算法均使用MATLAB進(jìn)行原理仿真，并在MATLAB仿真得到正確結(jié)果的基礎(chǔ)上，使用Quartus Ⅱ 8．0中的功能仿真工具和時(shí)序仿真工具進(jìn)行了前仿真和后仿真。所有仿真結(jié)果無誤后，可下載至硬件平臺(tái)進(jìn)行調(diào)試，通過Quartus Ⅱ 8．0中集成的SignalTap邏輯分析儀，可以實(shí)時(shí)觀察電路中各點(diǎn)信號(hào)的變化情況，并結(jié)合示波器和頻譜儀，得到硬件測(cè)試結(jié)果。 @@關(guān)鍵詞：SDR；數(shù)字收發(fā)機(jī)；FPGA；載波同步；符號(hào)同步
標(biāo)簽： FPGA 數(shù)字中頻 收發(fā)信機(jī)
上傳時(shí)間： 2013-04-24
上傳用戶：diaorunze
工業(yè)生產(chǎn)過程往往具有非線性、不確定性，難以建立精確的數(shù)學(xué)模型。應(yīng)用常規(guī)的PID控制器難以達(dá)到理想的控制效果。作為的重要分支，人工神經(jīng)網(wǎng)絡(luò)具有良好的非線性映射能力和高度的并行信息處理能力，已成為非線性系統(tǒng)建模、辨識(shí)和控制中常用的理論和方法。其中，神經(jīng)元具有很強(qiáng)的信息綜合、學(xué)習(xí)記憶、自學(xué)習(xí)和自適應(yīng)能力，可以處理那些難以用模型和規(guī)則描述的過程，將神經(jīng)元與PID結(jié)合，應(yīng)用到實(shí)際的控制中，可以在線調(diào)整PID的參數(shù)，使系統(tǒng)具有較強(qiáng)的抗干擾能力、自適應(yīng)能力和較好的魯棒性。 目前，人工神經(jīng)網(wǎng)絡(luò)的研究主要是神經(jīng)網(wǎng)絡(luò)的理論研究、神經(jīng)網(wǎng)絡(luò)的應(yīng)用研究和神經(jīng)網(wǎng)絡(luò)的實(shí)現(xiàn)技術(shù)研究，這三方面是相互依賴和相互促進(jìn)的關(guān)系。本文主要側(cè)重的是神經(jīng)網(wǎng)絡(luò)的實(shí)現(xiàn)技術(shù)研究方面，創(chuàng)新性地利用FPGA嵌入式系統(tǒng)開發(fā)技術(shù)實(shí)現(xiàn)單神經(jīng)元PID智能控制器的研究與設(shè)計(jì)，并將其封裝成為一個(gè)專用的IP核供其他的控制系統(tǒng)使用。 首先，對(duì)單神經(jīng)元PID智能控制器的設(shè)計(jì)原理和設(shè)計(jì)算法進(jìn)行了深入的研究與分析；其次，利用MATLAB設(shè)計(jì)單神經(jīng)元PID智能控制器，針對(duì)特定的被控對(duì)象，對(duì)其進(jìn)行仿真實(shí)驗(yàn)，獲得比較理想的系統(tǒng)輸出；然后，研究基于FPGA的單神經(jīng)元智能控制算法的實(shí)現(xiàn)，對(duì)控制器進(jìn)行VHDL語(yǔ)言分層設(shè)計(jì)，使用Altera公司的軟件QuartusⅡ6.1進(jìn)行仿真實(shí)驗(yàn)。兩個(gè)仿真實(shí)驗(yàn)結(jié)果表明，基于FPGA的單神經(jīng)元智能控制器比MATLAB設(shè)計(jì)的單神經(jīng)元PID智能控制器性能優(yōu)良。 本文的設(shè)計(jì)模塊主要包括權(quán)值修改模塊、誤差計(jì)算模塊、權(quán)值產(chǎn)生模塊和輸出模塊。在各個(gè)模塊的設(shè)計(jì)中進(jìn)行了優(yōu)化處理，使本文的設(shè)計(jì)不僅利用的硬件資源少，而且也有很快的運(yùn)行速度，同時(shí)也改善了傳統(tǒng)控制器的控制性能。
上傳時(shí)間： 2013-04-24
上傳用戶：13517191407
溫濕度是影響糧食儲(chǔ)藏的重要參數(shù)，兩者之間是相互關(guān)聯(lián)的，溫濕度控制不好必然引起糧食發(fā)熱和霉變，且極易產(chǎn)生連鎖反應(yīng)，從而造成難以挽回的損失。溫濕度的控制直接影響到糧食存儲(chǔ)系統(tǒng)的性能。岡此，糧食溫濕度測(cè)控技術(shù)在農(nóng)業(yè)上的應(yīng)用是十分重要的。本文研究基于FPGA的糧倉(cāng)溫濕度監(jiān)制系統(tǒng)。 設(shè)計(jì)了基于FPGA的糧倉(cāng)溫濕度監(jiān)控系統(tǒng)，該系統(tǒng)主要由溫濕度傳感器、控制電路、單片機(jī)和上位機(jī)構(gòu)成。單片機(jī)主要完成溫度數(shù)據(jù)的采集和上位機(jī)的通訊；控制電路基于FPGA進(jìn)行設(shè)計(jì)，主要負(fù)責(zé)采集濕度信息，計(jì)算溫濕度偏差及其變化率，通過調(diào)用模糊控制算法對(duì)溫濕度進(jìn)行模糊控制，單片機(jī)通過RS485總線和上位機(jī)進(jìn)行串口通信，使上位機(jī)能夠?qū)崟r(shí)記錄，顯示溫濕度變化值和控制過程曲線。該系統(tǒng)實(shí)現(xiàn)了糧倉(cāng)內(nèi)溫濕度的實(shí)時(shí)監(jiān)測(cè)，使管理人員可以實(shí)時(shí)掌控糧倉(cāng)內(nèi)的溫濕度情況。 采用FPGA設(shè)計(jì)控制電路簡(jiǎn)化了系統(tǒng)的組成和外圍數(shù)字電路，易于系統(tǒng)擴(kuò)展和升級(jí)，內(nèi)部集成了信號(hào)處理、控制、檢測(cè)電路，減少了系統(tǒng)的體積，縮短了開發(fā)周期，大大增強(qiáng)了系統(tǒng)的可靠性；配合功率驅(qū)動(dòng)、電源等外圍電路，完成信號(hào)采集、處理和控制等功能，節(jié)省了開發(fā)成本，使糧倉(cāng)溫濕度控制系統(tǒng)更加集成化。這也恰恰更加符合當(dāng)今電子產(chǎn)品高精度，集成化的要求。 系統(tǒng)采用直接輸出數(shù)字量的DS1820溫度傳感器和濕度傳感器HS1101并將HS1101與555定時(shí)器組成振蕩電路，其輸出為頻率脈沖信號(hào)，與濕度值成線性關(guān)系，該頻率脈沖信號(hào)可直接送入FPGA進(jìn)行計(jì)數(shù)，這樣溫濕度傳感器輸出的信號(hào)都沒有經(jīng)過放大、A/D轉(zhuǎn)換，進(jìn)一步減少了測(cè)量誤差。控制電路采用了VHDL硬件描述語(yǔ)言進(jìn)行編寫。本裝置已作出實(shí)樣，通過了調(diào)試，已達(dá)到預(yù)期效果。
上傳時(shí)間： 2013-06-16
上傳用戶：731140412
隨著電力電子技術(shù)、微處理器技術(shù)、控制理論及永磁材料等技術(shù)的快速發(fā)展，以永磁同步電機(jī)作為控制對(duì)象的傳動(dòng)領(lǐng)域得到了越來越廣泛的關(guān)注，隨著FPGA的技術(shù)的普及和廣泛應(yīng)用，使得各種先進(jìn)的控制算法得以實(shí)現(xiàn)，于是數(shù)字化、智能化的永磁交流控制器成為必然的發(fā)展趨勢(shì)和當(dāng)前的研究熱點(diǎn)。本文的主要工作就是圍繞數(shù)字化的永磁同步電機(jī)控制器研究來展開。首先深入研究了永磁同步電機(jī)的數(shù)學(xué)建模方法及電機(jī)控制策略問題。在對(duì)永磁同步電機(jī)的數(shù)學(xué)模型進(jìn)行了推導(dǎo)的基礎(chǔ)上，在PSIM仿真軟件中建立了永磁同步電機(jī)的電機(jī)模型，提出了一種永磁同步電機(jī)傳統(tǒng)控制系統(tǒng)仿真建模的新方法。其次對(duì)常用的數(shù)字脈寬調(diào)制方法進(jìn)行了數(shù)學(xué)推導(dǎo)，并對(duì)滑模控制理論和矢量控制進(jìn)行了深入的研究分析，將滑模變結(jié)構(gòu)控制應(yīng)用于永磁同步電機(jī)的調(diào)速系統(tǒng)中，改善了傳統(tǒng)PI控制器參數(shù)整定繁瑣、系統(tǒng)魯棒性差的缺點(diǎn)，仿真結(jié)果驗(yàn)證了該系統(tǒng)設(shè)計(jì)方案的優(yōu)越性。最后在永磁同步電機(jī)建模仿真的基礎(chǔ)上，根據(jù)永磁同步電機(jī)控制器的設(shè)計(jì)要求及FPGA的特點(diǎn)，提出永磁同步電機(jī)控制器的的設(shè)計(jì)方案。按照FPGA模塊化設(shè)計(jì)思想，將整個(gè)系統(tǒng)進(jìn)行了合理的劃分，分別對(duì)SVPWM、Park變換、SMC、反饋速度測(cè)量等重要模塊的FPGA硬件實(shí)現(xiàn)算法進(jìn)行了深入的研究。各模塊在Modelsim平臺(tái)上完成功能仿真后并下載到Spartan-3E開發(fā)板上完成硬件驗(yàn)證，驗(yàn)證結(jié)果表明：永磁同步電機(jī)在低速和高速時(shí)都能穩(wěn)定運(yùn)行，從而證實(shí)了本設(shè)計(jì)方案的可行性。
上傳時(shí)間： 2013-04-24
上傳用戶：wff
模糊控制是智能控制的重要組成部分，它能對(duì)那些不能建立精確數(shù)學(xué)模型的場(chǎng)合進(jìn)行有效的控制；近年來，F(xiàn)PGA及EDA技術(shù)發(fā)展迅速。本論文就是要結(jié)合這兩種先進(jìn)技術(shù)，在一塊FPGA芯片上實(shí)現(xiàn)一個(gè)雙輸入單輸出的模糊控制器，并嘗試將ADC和DAC集成在該芯片中，以簡(jiǎn)化系統(tǒng)設(shè)計(jì)。 首先闡述了模糊控制的理論基礎(chǔ)，重點(diǎn)介紹了雙輸入單輸出的模糊控制算法；然后在簡(jiǎn)單介紹FPGA結(jié)構(gòu)和VHDL語(yǔ)言的基礎(chǔ)上，采用自項(xiàng)向下的設(shè)計(jì)方法，應(yīng)用主流EDA工具進(jìn)行模糊控制各模塊的設(shè)計(jì)，并對(duì)每個(gè)模塊進(jìn)行仿真；最后將各模塊組成一完整的模糊控制器，在EDA工具上進(jìn)行仿真驗(yàn)證和編程下載，并用一個(gè)溫度控制實(shí)驗(yàn)驗(yàn)證了控制器的功能，證明該控制器滿足一般控制應(yīng)用的要求。 本論文是以VHDL和FPGA為代表的現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)技術(shù)在智能控制領(lǐng)域應(yīng)用的一個(gè)嘗試，拓寬了模糊控制器的實(shí)現(xiàn)形式，相比于傳統(tǒng)的以單片機(jī)為載體的模糊控制器，在系統(tǒng)的簡(jiǎn)單性、實(shí)時(shí)性和經(jīng)濟(jì)性方面都有顯著的增強(qiáng)，是一種值得采用的方法。 由于在算法的處理上采取了一定的簡(jiǎn)化，所以損失了一定的精度。今后可以在算法上進(jìn)行完善，設(shè)計(jì)出高精度的模糊控制器。
上傳時(shí)間： 2013-06-07
上傳用戶：haoxiyizhong
在機(jī)器人學(xué)的研究領(lǐng)域中，如何有效地提高機(jī)器人控制系統(tǒng)的控制性能始終是研究學(xué)者十分關(guān)注的一個(gè)重要內(nèi)容。在分析了工業(yè)機(jī)器人的發(fā)展歷程和機(jī)器人控制系統(tǒng)的研究現(xiàn)狀后，本論文的主要目標(biāo)是針對(duì)四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人特有的機(jī)械結(jié)構(gòu)和數(shù)學(xué)模型，建立一個(gè)新型全數(shù)字的基于DSP和FPGA的機(jī)器人位置伺服控制系統(tǒng)的軟、硬件平臺(tái)，實(shí)現(xiàn)對(duì)四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人的精確控制。 本論文從實(shí)際情況出發(fā)，首先分析了所研究的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人的本體結(jié)構(gòu)，并對(duì)其抽象簡(jiǎn)化得到了它的運(yùn)動(dòng)學(xué)數(shù)學(xué)模型。在明確了實(shí)現(xiàn)機(jī)器人精確位置伺服控制的控制原理后，我們對(duì)機(jī)器人控制系統(tǒng)的諸多可行性方案進(jìn)行了充分論證，并最終決定采用了三級(jí)CPU控制的控制體系結(jié)構(gòu)：第一級(jí)CPU為上位計(jì)算機(jī)，它實(shí)現(xiàn)對(duì)機(jī)器人的系統(tǒng)管理、協(xié)調(diào)控制以及完成機(jī)器人實(shí)時(shí)軌跡規(guī)劃等控制算法的運(yùn)算；第二級(jí)CPU為高性能的DSP處理器，它輔之以具有高速并行處理能力的FPGA芯片，實(shí)現(xiàn)了對(duì)機(jī)器人多個(gè)關(guān)節(jié)的高速并行驅(qū)動(dòng)；第三級(jí)CPU為交流伺服驅(qū)動(dòng)處理器，它實(shí)現(xiàn)了機(jī)器人關(guān)節(jié)伺服電機(jī)的精確三閉環(huán)誤差驅(qū)動(dòng)控制，以及電機(jī)的故障診斷和自動(dòng)保護(hù)等功能。此外，我們采用比普通UART速度快得多的USB來實(shí)現(xiàn)上位計(jì)算機(jī)．與下位控制器之間的數(shù)據(jù)通信，這樣既保證了兩者之間連接方便，又有效的提高了控制系統(tǒng)的通信速度和可靠性。 機(jī)器人系統(tǒng)的軟件設(shè)計(jì)包括兩個(gè)部分：一是采用VC++實(shí)現(xiàn)的上位監(jiān)控軟件系統(tǒng)，它主要負(fù)責(zé)機(jī)器人實(shí)時(shí)軌跡規(guī)劃等控制算法的運(yùn)算，同時(shí)完成用戶與機(jī)器人系統(tǒng)之間的信息交互；二是采用C語(yǔ)言實(shí)現(xiàn)的下位DSP控制程序，它主要負(fù)責(zé)接收上位監(jiān)控系統(tǒng)或者下位控制箱發(fā)送的控制信號(hào)，實(shí)現(xiàn)對(duì)機(jī)器人的實(shí)時(shí)驅(qū)動(dòng)，同時(shí)還能夠?qū)崟r(shí)的向上位監(jiān)控系統(tǒng)或者下位控制箱反饋機(jī)器人的當(dāng)前狀態(tài)信息。 研究開發(fā)出來的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人控制器具有控制實(shí)時(shí)性好、定位精度高、運(yùn)行穩(wěn)定可靠的特點(diǎn)，它允許用戶通過上位控制計(jì)算機(jī)實(shí)現(xiàn)對(duì)機(jī)器人的各種設(shè)定作業(yè)的控制，也可以讓用戶通過機(jī)器人控制箱現(xiàn)場(chǎng)對(duì)機(jī)器人進(jìn)行回零、示教等各項(xiàng)操作。
標(biāo)簽： FPGA DSP 實(shí)驗(yàn)室 機(jī)器人控制器
上傳時(shí)間： 2013-06-11
上傳用戶：edisonfather
隨著世界能源危機(jī)的到來，太陽(yáng)能光伏發(fā)電在能源結(jié)構(gòu)中正在發(fā)揮著越來越大的作用。而太陽(yáng)能光伏發(fā)電系統(tǒng)的核心部件并網(wǎng)逆變器的性能還需要進(jìn)一步提高。為了迎合市場(chǎng)上對(duì)高品質(zhì)、高性能、智能化并網(wǎng)逆變器的需求，我們將ARM+DSP架構(gòu)作為并網(wǎng)逆變器的控制系統(tǒng)。本系統(tǒng)集成了ARM和DSP的各自的強(qiáng)大功能，使并網(wǎng)逆變器的性能和智能化水平得到了顯著提高。本論文是基于山東大學(xué)魯能實(shí)習(xí)基地“光伏并網(wǎng)逆變器項(xiàng)目”，目前已經(jīng)試制出樣機(jī)。本人主要負(fù)責(zé)并網(wǎng)逆變器控制系統(tǒng)的軟硬件設(shè)計(jì)工作。本文主要研究?jī)?nèi)容有： 1.本并網(wǎng)逆變器采用了內(nèi)高頻環(huán)逆變技術(shù)。文中詳細(xì)分析了這種逆變器的優(yōu)缺點(diǎn)，進(jìn)行了充分的系統(tǒng)分析和論證。 2.采用MATLAB/Simulink軟件對(duì)并網(wǎng)逆變器的控制算法進(jìn)行仿真，包括前級(jí)DC-DC變換的控制算法以及后級(jí)DC-AC逆變的控制算法。通過仿真驗(yàn)證了所設(shè)計(jì)算法的可行性，對(duì)DSP程序開發(fā)提供了很好的指導(dǎo)意義。 3.本文將ARM+DSP架構(gòu)作為逆變器的控制系統(tǒng)，并設(shè)計(jì)了相應(yīng)的硬件控制系統(tǒng)。DSP控制板硬件系統(tǒng)包括AD數(shù)據(jù)采集、硬件電流保護(hù)、電源、eCAN總線，SPI總線等硬件電路。ARM板硬件系統(tǒng)包括SPI總線、RS232總線、RS480總線、以太網(wǎng)總線、LCD顯示、實(shí)時(shí)時(shí)鐘、鍵盤等硬件電路。 4.本文設(shè)計(jì)和實(shí)現(xiàn)了兩種最大功率點(diǎn)跟蹤控制算法：功率擾動(dòng)觀察法或增量電導(dǎo)法；孤島檢測(cè)方法采用被動(dòng)式和主動(dòng)式兩種檢測(cè)方式，被動(dòng)式所采用的方法是將過/欠電壓和電壓相位突變檢測(cè)相結(jié)合的方式，主動(dòng)式采用正反饋頻率偏移法；為了實(shí)現(xiàn)并網(wǎng)逆變器的輸出電流與電網(wǎng)電壓同頻同相，使用了軟件鎖相環(huán)控制技術(shù)。本文分別給出了以上各種算法的控制程序流程圖。 5.本文也給出了AD數(shù)據(jù)采集、eCAN總線、RS232、RS485、以太網(wǎng)、PWM輸出等程序流程圖，以及DSP和ARM之間的SPI總線通信程序流程圖。并且分別給出了ARM管理機(jī)控制系統(tǒng)主程序流程圖和DSP控制機(jī)控制系統(tǒng)主程序流程圖。 6.最后對(duì)并網(wǎng)逆變器樣機(jī)進(jìn)行實(shí)驗(yàn)結(jié)果分析。結(jié)果顯示：該樣機(jī)基本上實(shí)現(xiàn)了本文提出的設(shè)計(jì)方案所應(yīng)完成的各項(xiàng)功能，樣機(jī)的性能比較理想。
標(biāo)簽： ARMDSP 架構(gòu) 太陽(yáng)能光伏 并網(wǎng)逆變器
上傳時(shí)間： 2013-07-10
上傳用戶：sz_hjbf
智能電表、水表、煤/燃?xì)獗怼崃勘淼却罅康爻霈F(xiàn)在人們的生活中，同時(shí)這些儀表的抄錄工作變得越來越煩瑣，工作量大，工作效率低，不僅給用戶帶來不便，而且會(huì)存在漏抄、誤抄、估抄的現(xiàn)象。隨著電子技術(shù)、通信技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展，人工抄表已經(jīng)逐步被自動(dòng)抄表所代替。 集中器是一個(gè)數(shù)據(jù)集中處理器，是多對(duì)象自動(dòng)抄表系統(tǒng)的通信橋梁，負(fù)責(zé)對(duì)各智能表的數(shù)據(jù)進(jìn)行采集、存儲(chǔ)和管理，及時(shí)有效地向上位機(jī)傳輸數(shù)據(jù)并執(zhí)行上位機(jī)發(fā)送的指令。提高多對(duì)象集中器數(shù)據(jù)處理能力，有效完成上下行通信是多對(duì)象自動(dòng)抄表系統(tǒng)AMRS（Automation Meter Reading System）目前需要解決的關(guān)鍵問題。 本文針對(duì)多對(duì)象集中器這樣一個(gè)較復(fù)雜的通信與控制系統(tǒng)，提出采用32位的高性能嵌入式微處理器。32位ARM9微處理器處理速度快、硬件性能高、低功耗、低成本，集成了相當(dāng)多的硬件資源，硬件的擴(kuò)展和設(shè)計(jì)大大簡(jiǎn)化，ARM9（S3C2410）為工業(yè)級(jí)芯片，抗干擾能力強(qiáng)，能夠適應(yīng)運(yùn)行現(xiàn)場(chǎng)的較惡劣環(huán)境，8/16位微控制器運(yùn)算能力有限，對(duì)于較復(fù)雜的通信與控制算法難以順利完成；硬件平臺(tái)依賴性強(qiáng)，不利于軟件的開發(fā)、升級(jí)與移植；在缺乏多任務(wù)調(diào)度機(jī)制的情況下，應(yīng)用軟件不僅實(shí)現(xiàn)難度大，且可靠性難以保證。 本文首先對(duì)多對(duì)象遠(yuǎn)程抄表系統(tǒng)的總體結(jié)構(gòu)進(jìn)行研究，主要研究了多對(duì)象遠(yuǎn)程抄表系統(tǒng)中集中器的軟件和硬件實(shí)現(xiàn)，對(duì)硬件資源進(jìn)行了外圍擴(kuò)展，對(duì)S3C2410微處理器芯片的外圍硬件進(jìn)行了擴(kuò)展設(shè)計(jì)，使之具備了滿足使用需求的最小系統(tǒng)硬件資源，包括時(shí)鐘、復(fù)位、電源、外圍存儲(chǔ)、LCD、RS-485通信模塊、CAN通信模塊等電路設(shè)計(jì)。實(shí)時(shí)時(shí)鐘為多對(duì)象集中器定時(shí)抄表提供時(shí)間標(biāo)準(zhǔn)；電源電路為多對(duì)象集中器系統(tǒng)提供穩(wěn)定電源；看門狗電路的設(shè)計(jì)保證多對(duì)象集中器系統(tǒng)可靠運(yùn)行，防止系統(tǒng)死機(jī)；數(shù)據(jù)存儲(chǔ)器主要用于存儲(chǔ)參數(shù)、變量、集中器自身的參數(shù)，負(fù)責(zé)智能表的參數(shù)以及智能表用量等。上行通道即多對(duì)象集中器與上位機(jī)之間的通信線路，采用CAN現(xiàn)場(chǎng)總線進(jìn)行通信；下行通道即多對(duì)象集中器與智能表之間的通信，采用RS-485總線進(jìn)行通信。軟件設(shè)計(jì)上，主要針對(duì)多對(duì)象集中器的數(shù)據(jù)存儲(chǔ)功能和串行通訊功能進(jìn)行程序編寫。基于ARM的多對(duì)象遠(yuǎn)程抄表系統(tǒng)集中器可以實(shí)現(xiàn)多對(duì)象遠(yuǎn)程抄表，提高了數(shù)據(jù)處理能力，有效完成了上下行通信，可靠性強(qiáng)，穩(wěn)定性高，結(jié)構(gòu)簡(jiǎn)單。
標(biāo)簽： ARM 對(duì)象 遠(yuǎn)程抄表系統(tǒng) 集中器
上傳時(shí)間： 2013-06-07
上傳用戶：heminhao
數(shù)控沖床送料系統(tǒng)主要用于與沖床實(shí)現(xiàn)配套，在沖孔過程中按照程序設(shè)定控制板料移動(dòng)和沖床沖孔，實(shí)現(xiàn)沖孔的高度自動(dòng)化。自動(dòng)送料機(jī)構(gòu)作為沖壓加工生產(chǎn)實(shí)現(xiàn)自動(dòng)化的最基本的要求，它的自動(dòng)化程度高低，直接影響著沖壓生產(chǎn)效率以及沖壓生產(chǎn)整體自動(dòng)化水平，只有其自動(dòng)化程度與沖壓設(shè)備相匹配甚至高于沖壓設(shè)備，才能夠?qū)崿F(xiàn)沖壓生產(chǎn)的完全自動(dòng)化。 嵌入式系統(tǒng)是繼IT網(wǎng)絡(luò)技術(shù)之后，又一個(gè)新的發(fā)展方向，由于嵌入式系統(tǒng)自身的優(yōu)點(diǎn)，現(xiàn)在已經(jīng)廣泛應(yīng)用到軍事國(guó)防、消費(fèi)電子、工業(yè)控制等各個(gè)領(lǐng)域。隨著電子、計(jì)算機(jī)、自動(dòng)控制以及精密機(jī)械與測(cè)試技術(shù)的不斷提高和發(fā)展，自動(dòng)送料裝置也在隨著數(shù)控機(jī)床的發(fā)展而在迅速發(fā)展和演變。而隨著嵌入式微處理器的發(fā)展，嵌入式系統(tǒng)也開始運(yùn)用到數(shù)控沖床自動(dòng)送料系統(tǒng)中來。 本文采用目前廣泛使用的32位ARM微處理器，Samsung公司基于ARM920T的S3C2440A作為系統(tǒng)的主控制器，該處理器主要面向嵌入式設(shè)備，具有性價(jià)比高、功耗低的特點(diǎn)，并且在嵌入式Linux操作系統(tǒng)下可移植性好，具有較強(qiáng)的控制能力和豐富的片內(nèi)資源。該系統(tǒng)能實(shí)現(xiàn)數(shù)控沖床的自動(dòng)送料，軟硬件結(jié)構(gòu)簡(jiǎn)單，定位精度高，操作簡(jiǎn)單方便，具有良好的人機(jī)界面。論文首先根據(jù)生產(chǎn)實(shí)際要求和控制系統(tǒng)設(shè)計(jì)原則，確定了送料系統(tǒng)的軟硬件總體設(shè)計(jì)方案。硬件方面，在S3C2440A的基礎(chǔ)上擴(kuò)展了NANDFlash、NORFlash、SDRAM、LCD觸摸屏模塊，并設(shè)計(jì)了X、Y軸電機(jī)及其驅(qū)動(dòng)電路。軟件方面，選用Linux操作系統(tǒng)，在此基礎(chǔ)上構(gòu)建了嵌入式Linux開發(fā)環(huán)境，實(shí)現(xiàn)了Bootloader、Linux內(nèi)核、YAFFS根文件系統(tǒng)的移植，選用Qt/Embeded設(shè)計(jì)系統(tǒng)的操作界面，給出了系統(tǒng)各個(gè)模塊的程序設(shè)計(jì)，包括人機(jī)界面、速度預(yù)處理、插補(bǔ)模塊和電機(jī)控制部分，文章對(duì)系統(tǒng)的軟硬件的抗干擾技術(shù)也專門做了介紹。隨后，文章還介紹了積分分離的PID控制算法，并通過使用matlab對(duì)電機(jī)控制進(jìn)行仿真，驗(yàn)證了該算法的可行性。 文章在最后對(duì)整個(gè)設(shè)計(jì)進(jìn)行了總結(jié)和展望，指出了系統(tǒng)存在的問題和一些可以改進(jìn)的地方。
標(biāo)簽： ARM 數(shù)控 自動(dòng)
上傳時(shí)間： 2013-06-28
上傳用戶：love1314
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
