遠程監控系統是許多重要場所諸如電力、郵電、銀行、交通、商場等需要信息廣泛交流企業的生產與管理的必備系統。傳統遠程監控系統的實現方式一般都需要自己建設并維護有線或無線網絡，維護費用高，通信距離有限。隨著通信技術的發展，原有的遠程監控系統已經日益不能滿足多方面的要求，我們需要實時性更高，通信距離更遠，成本更低的通信方式，本文就此提出了一種基于GPRS的遠程數據監控系統。 本文的創新點是采用了GPRS技術中的TCP傳輸方式來傳輸監控系統采集的圖像數據，相比傳統有線網絡，在維護成本，通信距離上有了很大的提高，相比傳統無線網絡在實時性，傳輸速率，可靠性上有了明顯的改善。 本論文分幾個部分詳細介紹了課題的研究內容。第一部分主要介紹了課題背景和監控系統的發展歷史及各類監控系統的比較。第二部分描述了本監控系統中遠程終端硬件系統搭建工作，包括各部分器件的選取以及在S3C4480為核心的開發板上擴展出LM9617接口。第三部分描述了以uC/OS操作系統為核心的遠程終端軟件設計流程，包括uC/OS操作系統和FAT16文件系統的移植，LCD顯示驅動， Nand-flash底層驅動的編寫等工作。第四部分詳細說明了本系統圖像采集的具體軟件實現，包括根據實際情況配置CMOS圖像傳感器LM9617的寄存器以及從LM9617中讀取圖像數據然后將數據寫入Nand-flash存儲器的具體過程。第五部分詳細說明了本系統圖像數據傳輸的具體軟件實現，采用的是GPRS企業公網組網方式，包括遠程終端程序設計和監控中心服務器搭建兩部分工作。遠程終端程序設計包括初始化串口通信，將Nand-flash中的圖像數據讀出并通過GPRS模塊GM862發送到監控中心服務器上；監控中心服務器程序設計包括啟動建立并啟動Socket監聽，以及收到連接請求后GPRS通信鏈路的建立。最后分別用TCP和UDP兩種傳輸方式對監控系統進行了測試，證明了GPRS的TCP傳輸方式確實更適合于監控系統。
上傳時間： 2013-07-19
上傳用戶：liuwei6419
在利益的驅使下，超限運輸在世界各地已成為了普遍現象。這給國家帶來了諸多經濟和社會問題。實踐證明動態稱重系統（WIM）能有效地抑制超限運輸，但同時也存在部分問題，這些問題的解決有賴于國家相關法規的出臺，也有賴于關鍵測量設備（WIM系統）性能的提高。 由于應變式稱重傳感器容易受到各種環境干擾，對環境適應性差，課題采用光纖Bragg光柵傳感器(FBG)作為稱重傳感器，它具有很強的抗干擾性，利于提高系統測量精度。使用光纖傳感器的關鍵是波長解調技術，本文在比較了幾種常見解調技術的前提下，結合課題的實際情況選用了基于F-P腔可調諧濾波解調方法，文章在分析該解調方法原理的基礎上，設計了解調器中的各個硬件電路模塊；此外，為了提高數據采集、傳輸的效率，文章還對數據緩沖電路進行了設計，在電路中引入了換體存儲及DMA傳輸技術。 鑒于動態稱重信號為短歷程信號并且包含各種各樣的噪聲，稱重算法的研究也是本課題要解決的重要內容。本文在分析了稱臺振動及已有先驗知識的基礎上，將小波分析、LM非線性擬合算法及殘差分析相結合應用在動態稱重系統中，為了驗證算法的有效性，利用MATLAB對實測數據進行了仿真分析，結果表明該算法能夠提高測量精度。 提高動態稱重系統性能指標的另一方面是提高系統運行的軟硬件平臺。課題采用的核心硬件為Xscale ARM平臺，處理器時鐘可高達400MHz；軟件上采用了多用戶、多任務的Linux操作系統平臺。文章對操作系統linux2.6進行了合適的配置，成功地將它移植到了課題的ARM平臺上，并且在此操作系統上設計了基于MiniGUI的人機交互界面及波長解調和數據緩沖電路的驅動程序。
上傳時間： 2013-07-26
上傳用戶：neibuzhuzu
隨著全球經濟不斷增長和信息技術持續發展，越來越多用戶提出了對數據、語音和視訊等寬帶接入業務的需求。傳統的接入網技術己成為新一代寬帶通信網絡建設的瓶頸，通信網絡的寬帶化成為一個必然的趨勢。在眾多新興的接入技術中，寬帶無線接入技術以其特有的優勢成為近年來通信技術市場的最大亮點?；贗EEE802．16e的WiMAX技術作為一種面向無線城域網(WMAN)的寬帶接入方案，正以其優異的性能和廣闊的市場前景而倍受關注。 本文是基于WiMAX技術的網絡終端的設計，根據IEEE802.16e協議，物理層需要對收發信息進行編解碼、調制解調等的處理，其中包含很多運算密集的算法；這些處理有些適合硬件邏輯實現，有些適合數字信號處理器實現，所以設計采用了FPGAs+DSPs的實現方式。考慮對接收和發送數據的不同處理，在詳細分析上行和下行鏈路的工作過程的基礎上，對模塊的進行了詳細劃分，并對系統的FPGA部分進行了詳細設計。 設計中本文充分考慮了FPGA和DSP之間處理的優缺點，并注意避免器件之間通信的復雜化，在滿足器件之間數據流量的同時，盡量使數據流向簡單化，避免了延時增加和接口帶寬調度的復雜化。最終整個設計完成完整的802.16e網絡終端的物理層基帶處理功能。
上傳時間： 2013-06-01
上傳用戶：123456wh
本文首先在介紹多用戶檢測技術的原理以及系統模型的基礎上，對比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據。為了同時克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術的接收機結構。 接著，針對WCDMA反向鏈路信道結構，介紹了擴頻使用的OVSF碼和擾碼，分析了擾碼的延時自相關特性和互相關特性，指出了存在多址干擾和多徑干擾的根源。在此基礎上，給出了解相關檢測器的數學公式推導和結構框圖，并仿真研究了用戶數、擴頻比、信道估計精度等參數對系統性能的影響。 常規的干擾抵消是基于chip級上的抵消，需要對用戶信號重構，因此具有較高的復雜度。在解相關檢測器的基礎上，衍生出符號級上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權值、干擾抵消級數等參數的最佳取值，并進行了算法性能比較。仿真結果驗證了該算法的有效性。 最后，介紹了WCDMA系統移動臺解復用技術的硬件實現，在FPGA平臺上分別實現了與基站和安捷倫8960儀表的互聯互通。
上傳時間： 2013-07-29
上傳用戶：jiangxin1234
在信道編碼的發展進程中，編碼研究人員一直致力于追尋性能盡可能的接近Shannon極限，且譯碼復雜度較低的信道編碼方案。1993年Berrou等提出了Turbo碼，這種碼在接近香農極限的低信噪比下仍能夠獲得較低的誤碼率，它的出現在編碼界引起了廣泛的關注，并成為編碼研究領域最新的發展方向之一。但Turbo碼也有其缺點，由于交織器的存在，致使譯碼復雜度高，譯碼時延長且因為低碼重碼字，存在錯誤平臺現象。在Turbo碼的基礎上，1994年，Pyndiah等提出了Turbo乘積碼，Turbo乘積碼繼承了Turbo碼的優點，又因為Turbo乘積碼的構造采用了線性分組碼，所以譯碼方法比Turbo碼簡單。Turbo乘積碼近年來開始被廣泛到應用到各種通信場合，大有取代傳統的卷積碼之勢。 本文首先圍繞Turbo乘積碼的編譯碼原理，闡述了涉及到的基礎知識；又據Turbo乘積碼目前的應用狀況，回顧了Turbo碼的發展歷史；其次，根據Turbo乘積碼的構造原理，探討了構造的方法，交織類型，子碼的選擇及子碼的性能；再次，研究了Turbo乘積碼的概率譯碼，基于外信息的迭代算法，研究了Chase的譯碼算法；最后通過軟件仿真實現了該迭代譯碼算法，得到的結果達到了通信接收的要求。 本文還初步的闡述了Turbo乘積碼硬件實現系統的設計方案。據實際工作中碰到的非標準信號，給出了整體模塊設計圖，及相應模塊的功能和模塊問連接的各種參數。并實現了模態下的同步搜索和去除相位模糊功能。最后根據研究中碰到的各種問題，提出了下一步工作建議和研究方向。
上傳時間： 2013-07-02
上傳用戶：ndyyliu
本文提出了一種高速Viterbi譯碼器的FPGA實現方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器，也可以集成到大規模ASIC通信芯片中，作為全數字接收的一部分。 本文所設計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結構的設計方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設計方法，與寄存器交換法相比，回溯算法更適用于FPGA開發設計。為了提高譯碼性能，減小譯碼差錯，本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現了基于FPGA的誤碼測試儀，在FPGA內部完成誤碼驗證和誤碼計數的工作。 與基于軟件實現譯碼過程的DSP芯片不同，FPGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現，這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現，本文采用了硬件描述語言VHDL來完成設計。通過對譯碼器的綜合仿真和FPGA實現驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。
上傳時間： 2013-04-24
上傳用戶：181992417
目前,以互聯網業務為代表的網絡應用,正快速地向包括數據、語音、圖像的綜合寬帶多媒體方向發展,構建寬帶化、大容量、全業務、智能化的現代通信網絡已成為大勢所趨.寬帶無線接入(BWA)憑借其組網快速靈活、運營維護方便及成本較低等競爭優勢,迅速成為市場熱點,各種微波、無線通信領域的先進手段和方法不斷引入,各種寬帶無線接入技術迅速涌現.由于BWA要用于非視距傳輸,所以必須考慮無線信道的多經效應.而OFDM技術憑借著魯棒的對抗頻率選擇性衰落能力和極高頻譜效率引起了學術界和工業界的高度重視.其基本思想是把調制在單載波上的高速串行數據流,分成多路低速的數據流,調制到多個正交載波上并行傳輸,這樣在傳輸時,雖然整個信道是頻率選擇性衰落,但是各個子信道卻是平坦衰落,有效對抗了多經效應,同時由于各個子載波是正交的,極大提高了頻譜效率.可以預料的是,隨著通信系統將向基于IPv6核心網的全IP包的傳輸方向發展,越來越多的通信系統將具有"突發模式"的特征.本文關注的正是突發OFDM系統接收機設計和實現.由于IEEE 802.11a無線局域網是OFDM技術第一次真正的應用于突發系統,實現了面向IP的無線寬帶傳輸,所以基于IEEE 802.11a的突發OFDM系統有著重要的借鑒和研究價值,本文也正是圍繞著這個中心而展開.本文的各章節安排如下:在第一章中主要介紹OFDM的技術原理和在寬帶無線接入中的應用,同時引出本文所關注的突發OFDM接收機設計.在第二章中先介紹了相干接收和信道估計的概念,重點分析了本文所采用的WLAN信道模型和信道估計算法,然后在得到同步誤差表達式的基礎上,先用星座圖直觀的表現OFDM系統中各種同步誤差的影響,再從信噪比損失的角度對符種同步誤差進行分析.第三章是本文的重點之一,在本章中對基于IEEE 802.11a的各種同步算法包括幀檢測和符號定時、載波同步和采樣時鐘同步進行仿真和比較,并針對適合FPGA實現的同步算法進行了重點的分析.第四章也是本文的重點之一,提出了整個OFDM系統平臺的硬件結構和基于IEEE 802.11a的接收機FPGA設計方案,然后從整體上介紹了接收機的實現結構,并給出了接收機各個模塊的具體設計,最后對整個系統調試過程和測試結果進行了分析.
上傳時間： 2013-04-24
上傳用戶：zhoujunzhen
隨著通信網的發展和用戶需求的提高,光纖通信中的PDH體系逐漸被SDH體系所取代.SDH光纖通信系統以其通信容量大、傳輸性能好、接口標準、組網靈活方便、管理功能強大等優點獲得越來越廣泛的應用.但是在某些對傳輸容量需求不大的場合,SDH的巨大潛力和優越性無法發揮出來,反而還會造成帶寬浪費.相反,PDH因其容量適中,配置靈活,成本低廉和功能齊全,可針對客戶不同需要設計不同的方案,在某些特定的接入場合具有一定的優勢.本課題根據現實的需要,提出并設計了一種基于PDH技術的多業務單片FPGA傳輸系統.系統可以同時提供12路E1的透明傳輸和一個線速為100M以太網通道,主要由一塊FPGA芯片實現大部分功能,該解決方案在集成度、功耗、成本以及靈活性等方面都具有明顯的優勢.本文首先介紹數字通信以及數字復接原理和以太網的相關知識,然后詳細闡述了本系統的方案設計,對所使用的芯片和控制芯片FPGA做了必要的介紹,最后具體介紹了系統硬件和FPGA編碼設計,以及后期的軟硬件調試.歸納起來,本文主要具體工作如下:1.實現4路E1信號到1路二次群信號的復分接,主要包括全數字鎖相環、HDB3-NRZ編解碼、正碼速調整、幀頭檢測和復分接等.2.將以太網MII接口來的25M的MII信號通過碼速變換到25.344M,進行映射.3.將三路二次群信號和變換過的以太網MII信號進行5b6b編解碼,以利于在光纖上傳輸.4.高速時提取時鐘采用XILINX的CDR方案.并對接收到的信號經過5b6b解碼后,分接出各路信號.
上傳時間： 2013-07-23
上傳用戶：lansedeyuntkn
有線通信方式由于具有保密性高、抗干擾能力強在軍事通信中倍受青睞,因此,對軍用有線通信設備的研究和設計具有十分重要的戰略意義.TBJ-204型野戰20線程控交換機是一種小型背負式模擬空分程控用戶交換機,用于裝備全軍各兵種的作戰、演習和緊急搶險等行動.該項目以該交換機為研究對象,在詳細分析原設備的系統結構和功能實現方式的基礎上,指出該機型在使用過程中存在技術相對陳舊、分立元件過多、可靠性和保密性不夠、體積大、重量大、維修困難等問題,同時結合系統的低功耗需求和優化人機接口設計,本文提出基于"單片機+CPLD/FPGA體系結構"的集成化設計方案:①在CPLD中實現信號音分頻和計時頻率生成電路、20路用戶LED狀態控制電路;②CPLD與單片機以總線接口方式實現譯碼、數據和控制信號鎖存功能的VHDL設計;③基于低功耗設計的器件選型方案和單片機待機模式設計;④人機接口的LCD菜單操作方式.該文詳細介紹了改型設備的研制過程,包括CPLD片內功能設計實現、主控制板和用戶板各功能模塊工作原理和設計實現、各硬件模塊功能測試等,最后給出了局內呼叫處理功能和話務員服務功能的軟件實現流程.文章結尾介紹了改型設備的系統性能,它將實現更高的可靠性、保密性和抗干擾能力,同時具備低功耗和小型化的優點.最后,該文總結了項目設計中使用的關鍵技術,指出了設計的創新意義和將來的工作.
上傳時間： 2013-04-24
上傳用戶：啊颯颯大師的
隨著計算機與信息技術的發展，生物特征識別技術受到了廣泛的關注。指紋識別是生物特征識別中的一項重要內容，一直以來是國內外的研究熱點。 嵌入式自動指紋識別是指指紋識別技術在嵌入式系統上的應用。傳統的嵌入式自動指紋識別系統多采用單片DSP或MIPS處理器來完成算法，由于DSP或MIPS處理器只能根據程序順序執行，在指紋匹配過程中只能和整個庫中的指紋進行一一匹配，因此這類系統在處理較大指紋庫時下匹配時間相當長。為了克服這個缺點，本文構建了浮點DSP和FPGA協同處理構架的硬件平臺，充分利用DSP在計算上的精確度和FPGA并行處理的特點，由DSP和FPGA共同處理匹配算法。 本文的主要工作如下： 1．設計了一個硬件系統，包括DSP處理器、FPGA、指紋傳感器、人機交互接口和USB1.1接口。同時，還設計了各硬件模塊的驅動程序，為應用程序提供控制接口。由于系統中DSP工作頻率為300MHz，其中某些器件的工作頻率達到了100MHz，因此本文還給出了一些信號完整性分析和PCB設計經驗。 2．編寫了Verilog程序，在FPGA中實現了9路指紋的并行匹配。由于FPGA本身的局限性，實現原有匹配算法有很大困難。在簡化原有匹配算法的基礎上本文提出了便于FPGA實現“粗匹配”算法。此外，還設計了用于和DSP通信的接口模塊設計。 3．完成了系統應用程序設計。在使用uC/OS-Ⅱ實時操作系統的基礎上設計了各系統任務，通過調用驅動程序控制和協調各硬件模塊，實現了自動指紋識別功能。為了便于存放指紋特征信息，設計了指紋庫數據結構，實現了指紋庫添加、刪除、編輯的功能。 最終，本系統實現了高效、快速的進行指紋識別，各模塊工作穩定。同時，模塊化的軟硬件設計使本系統便于進行二次開發，快速應用于各種場合。
上傳時間： 2013-06-05
上傳用戶：guanliya
