智能家庭信息系統是集自動化、計算機、通信技術于一體的“3C”系統，它將各種家電產品結合成一個有機整體，實現了對家電設備進行集中或異地控制和管理，以及能夠與外界進行信息交互，以控制終端為突破口作為對家庭信息系統的研究，將有可能在以后的競爭中占據制高點，取得良好的經濟和社會效益。 本課題開發的智能家庭信息系統是以實際項目為背景，對基于網絡的嵌入式家庭信息系統進行了研究。通過對傳統智能家居的特點進行分析，指出了目前市場上的智能家居系統的局限性，提出了基于短距無線網絡的現代智能家居系統是將來的發展趨勢。 接著對智能家居控制的系統構架以及相關關鍵技術進行了分析和比較，指出基于IEEE802.15.4的ZigBee技術是目前最適合無線家居控制系統的無線標準，并對該標準進行了深入研究。 論文充分考慮到家庭信息化網絡的現狀和家庭內部各信息家電的互連、集中控制、遠程訪問與控制的需求，以及低成本實現的實際需要，及設備互連對傳輸帶寬和使用靈活性等特點的需要，設計了以無線ZigBee技術組成家庭網絡體系總體結構，避免了在家庭內部布線的缺陷，且滿足了功耗低，成本低，網絡容量大等要求。 設計了新型無線通訊模塊，該模塊主控芯片采用8位低功耗微控制器ATMEGA64及CHIPCON公司推出的首款符合2.4 GHZ IEEE802.15.4標準的射頻收發器CC2420來實現ZigBee模塊，它可以降低無線通訊的成本和提高無線通訊的可靠性，可以單獨使用，也可以嵌入其它設備。 論文采用了免費、公開的linux操作系統，并給出了在Linux上的開發流程。 最后，論文具體分析了無線ZigBee協議、ZigBee組網技術以及它們在將來的廣泛應用。深入地研究了HTTP超文本傳輸協議，設計了遠程客戶端訪問和控制家用電器的界面，并給出了部分軟件設計流程圖。
上傳時間： 2013-04-24
上傳用戶：agent
該論文討論如何采用一種串行無逆的Berlekamp-Massey(BM)算法,設計應用于DVB系統中的RS(204,188)信道編碼/解碼電路,并通過FPGA的驗證.RS解碼器的設計采用無逆BM算法,并利用串行方式來實現,不僅避免了求逆運算,而且只需用3個有限域乘法器就可以實現,大大的降低了硬件實現的復雜度,并且因為在硬件實現上,采用了3級流水線(pipe-line)的處理結構.RS編碼器的設計中,利用有限域常數乘法器的特性對編碼電路進行優化.這些技術的采用大大的提高了RS編/解碼器的效率,節省了RS編/解碼器所占用資源.
上傳時間： 2013-08-05
上傳用戶：BOBOniu
隨著計算機技術和網絡的飛速發展，流媒體技術的產生滿足了人們快速獲取多媒體信息的需求。它基于RTP/RTCP協議，運用流式傳輸技術，可以使人們在最短的時間內獲得想要的多媒體資訊。流媒體技術可廣泛應用于視頻播放、視頻會議、遠程教育等。嵌入式系統是當前研究的另一個熱點。它具有低功耗、體積小、集成度高和專用性強等特點。嵌入式系統早期主要應用于軍事及航空航天領域，隨著工nternet的發展，新型的嵌入式系統正朝著信息家電IA(InformationAppliance)和3C(Computer、Commtlnication&Consumer)產品方向發展。 因此，基于嵌入式設備的流媒體傳輸就是一個非常有意義的研究方向。本文基于南京某公司的實際產品項目“電梯多媒體項目”，將流媒體技術與嵌入式設備相結合，應用于電梯之中，使多媒體資訊的傳播無處不在。 本文首先研究了流媒體傳輸的相關技術。深入研究了用于流媒體傳輸的實時傳輸與控制協議RTP/RTCP，掌握其結構與規則；研究了實時傳輸QoS控制技術，分析現有的一些網絡傳輸控制方法，分析了流媒體與嵌入式系統的特點。 本文然后詳細分析了基于窗口的擁塞控制方法和基于速率的擁塞控制方法的原理和適用范圍，并改進了其中基于發送端速率控制的擁塞控制方法，設計了一種基于接收端緩存和發送端速率控制相結合的流媒體傳輸控制方法。通過對接收端緩存剩余空間臨界點的設置與監控，來輔助調節發送端的數據發送速率。它既可以避免網絡擁塞，又可以提高流媒體的傳輸質量。 本文最后介紹了嵌入式Linux系統的移植，分析了網絡上開源的RTP/RTCP實現庫JRTPLIB，并結合本文實際需要，對RTCP中RR分組的結構做了修改，以此為基礎設計了一個系統，實現本文所改進的用于ARM流媒體傳輸控制的方法。
上傳時間： 2013-07-06
上傳用戶：ryb
隨著全球經濟不斷增長和信息技術持續發展，越來越多用戶提出了對數據、語音和視訊等寬帶接入業務的需求。傳統的接入網技術己成為新一代寬帶通信網絡建設的瓶頸，通信網絡的寬帶化成為一個必然的趨勢。在眾多新興的接入技術中，寬帶無線接入技術以其特有的優勢成為近年來通信技術市場的最大亮點。基于IEEE802．16e的WiMAX技術作為一種面向無線城域網(WMAN)的寬帶接入方案，正以其優異的性能和廣闊的市場前景而倍受關注。 本文是基于WiMAX技術的網絡終端的設計，根據IEEE802.16e協議，物理層需要對收發信息進行編解碼、調制解調等的處理，其中包含很多運算密集的算法；這些處理有些適合硬件邏輯實現，有些適合數字信號處理器實現，所以設計采用了FPGAs+DSPs的實現方式。考慮對接收和發送數據的不同處理，在詳細分析上行和下行鏈路的工作過程的基礎上，對模塊的進行了詳細劃分，并對系統的FPGA部分進行了詳細設計。 設計中本文充分考慮了FPGA和DSP之間處理的優缺點，并注意避免器件之間通信的復雜化，在滿足器件之間數據流量的同時，盡量使數據流向簡單化，避免了延時增加和接口帶寬調度的復雜化。最終整個設計完成完整的802.16e網絡終端的物理層基帶處理功能。
上傳時間： 2013-06-01
上傳用戶：123456wh
傳統PLC使用時會出現一些問題，如程序死循環、程序跑飛、需要龐大的編譯系統作支持和不能實現精確位置控制等等；而發展到OPENPLC后，這些問題依然存在。為了更好地解決這些問題，本文提出一種全新的可編程控制器現場集成技術，用FPGA來實現PLC的功能，拋棄傳統PLC“程序”的概念，以“硬件線路”來實現控制功能，不論在經濟上還是在性能上都具有更大的優勢。 本課題在對國內外可編程控制器，重點是HardPLC的開發和應用的進展進行概述和分析的基礎上，系統開展了HardPLC組成模塊原理及其仿真模擬的研究。本研究的主要貢獻為： 1.對比分析了CPLD和FPGA的性能特點，闡明了Xilinx公司FPGA芯片結構的兩個創新概念，指出了其優越性能的結構基礎； 2.系統分析了用HardPLC實現控制系統時的一些通用模塊，對每個模塊的工作原理進行了深入的探討，用VHDL語言建立了每個模塊的模型，在此基礎上進行了仿真、綜合，為進一步研究可編程控制器的現場集成奠定了基礎； 3.在仿真綜合的基礎上，用所建立的模型完成了特定邏輯控制系統的控制要求，充分展示了其實際應用的可行性； 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基礎上，確定了應用于實際的基于CPLD控制的FPGA芯片SlaveParallel配置模式。 本課題研究建立的模型對于開發具有我國自主知識產權的HardPLC組成IP庫具有一定的理論意義；對特定系統的控制實現，充分展示了基于FPGA的可編程控制器現場集成技術可以廣泛應用于工控領域，加大推廣力度和建立更多的IP庫，在許多應用場合可以取代傳統的PLC控制系統，為工控領域提供高可靠、低價格、簡單易操作的解決方案，這將帶來巨大的社會經濟效益；所確定的FPGA芯片配置模式可廣泛應用于對FPGA芯片配置數據的加載，在實踐生產中具有重要的實用價值。
上傳時間： 2013-05-30
上傳用戶：dtvboyy
本文將EDA技術與傳統的控制理論相結合,研制了一種全新的基于FPGA技術之上的PID和模糊控制器,并加以優化后應用于FESTO液位控制系統上.該控制器基于PLD組成的系統,很自然地避開CPU的程序跑飛、死循環、復位不可靠等缺點,最大程度的提高設計效率和系統的可靠性;同時相對于傳統的硬件控制器而言,它的高集成度所需較少外圍電路,降低設計成本,為控制器地實現提供了一種新方案.此外,本文的模糊控制器對傳統規則表進行改進,在被控量接近穩態值時規則表部分自適應于具體的期望值,消除了穩態值附近的震蕩,大大提高了系統的穩定性.
上傳時間： 2013-06-21
上傳用戶：my867513184
合成孔徑雷達的實時信號處理系統,可以分成相對獨立的幾個階段,即A/D變換和緩存、距離向預處理器、方位向預處理器、距離向壓縮處理、轉置存儲器、方位向壓縮處理、逆轉置存儲器.合成孔徑雷達預處理的目的,就是緩解高處理數據率和低傳輸數據率的矛盾,使得在不太影響成像質量的前提下,盡量減少傳輸的數據率,有利于后續處理的硬件實現,做到實時處理.論文結合電子所合成孔徑雷達實時成像處理系統,設計開發了基于Xilinx Virtex-E FPGA的星載SAR高速預處理板,該信號處理板處理能力強,結構緊湊,運行效率高;其硬件電路的設計思路和結構形式有很強的通用性和使用價值.論文重點研究了預處理的核心部分—固定系數FIR濾波器的設計問題.而固定系數FIR濾波器的實現問題的重點又是FPGA內部的固定系數FIP濾波器實現問題,針對FPGA內部的查找表資源,我們選擇目前流行的分布式算法來實現FIR濾波器的設計.對比于預處理器中其他濾波器設計方案,基于FPGA分布式算法的FIR濾波器的設計,避免了乘累加運算,提高了系統運行的速度并且節省了大量的FPGA資源.并且由于FPGA可編程的特性,所以可以靈活的改變濾波器的系數和階數.所設計的電路簡單高速,工作正常、可靠,完全滿足了預處理器設計的技術要求.隨著超大規模集成電路技術,高密度存儲器技術,計算機技術的發展,一個全數字化的機載實時成像處理系統的研制,已經不是非常困難的事情了.而在現有條件下,全數字化的高分辨率星載實時成像處理系統的研制,將是一個非常具有挑戰意義的課題,論文以星載SAR的預處理器設計為例,拋磚引玉,希望對未來全數字化星載實時成像處理系統的研制起到一定參考價值.
上傳時間： 2013-07-03
上傳用戶：lanhuaying
隨著電子設備的迅猛發展，“讓全部設備接入網絡”已經成為一種發展趨勢。通過嵌入式串口服務器，可以讓現有的串行設備擁有聯網功能，避免了投資大量人力、物力，有利于對傳統串行設備進行更換或者升級。 本文設計的串口服務器采用嵌入式處理器和Linux操作系統，把現有的基于串行接口的數據轉化成以太網數據，然后進行數據存取，將傳統的串行數據送往網絡。 論文主要研究了以下內容： 第一，在研究串口服務器網關工作機理的基礎上，分析高性能串口網絡服務器的功能需求。 第二，基于AT91ARM9200微處理器及LXT971ALE網絡接口芯片等構建嵌入式系統，完成RS232-TCP/IP轉換網關的軟硬件設計，實現最多32路串行終端同時接入以太網的高性能串口服務器。 第三，在RH Linux 9.0為ARM處理器提供的交叉開發工具下移植Linux，為嵌入式串口服務器設計服務器端與客戶端工作模式，同時設計實現系統參數的在線配置功能。 第四，在客戶端和服務器端分別設計串口服務器的基本API函數，為系統二次開發打下良好的基礎。
上傳時間： 2013-04-24
上傳用戶：mqien
單片微型計算機(單片機)是將微處理器CPU、程序存儲器、數據存儲器、定時/計數器、輸入/輸出并行接口等集成在一起。由于單片機具有專門為嵌入式系統設計的體系結構與指令系統，所以它最能滿足嵌入式系統的應用要求。Intel公司生產的MCS-51系列單片機是我國目前應用最廣的單片機之一。 隨著可編程邏輯器件設計技術的發展，每個邏輯器件中門電路的數量越來越多，一個邏輯器件就可以完成本來要由很多分立邏輯器件和存儲芯片完成的功能。這樣做減少了系統的功耗和成本，提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數字電路中常用但比較復雜的功能塊，設計成可修改參數的模塊，讓其他用戶可以直接調用這些模塊，這樣就大大減輕了工程師的負擔，避免重復勞動。隨著FPGA的規模越來越大，設計越來越復雜，使用IP核是一個發展趨勢。 本課題結合FPGA與8051單片機的優點，主要針對以下三個方面研究： (1)FPGA開發平臺的硬件實現選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內程序存儲器，搭建FPGA的硬件開發平臺。 (2)用VHDL語言實現8051IP核分析研究8051系列單片機內部各模塊結構以及各部分的連接關系，實現了基于FPGA的8051IP核。主要包括如下幾個模塊：CPU模塊、片內數據存儲器模塊、定時/計數器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復位模塊等。 (3)基于FPGA的8051IP核應用用所設計的8051IP核，實現了對一個4×4鍵盤的監測掃描、鍵盤確認、按鍵識別等應用。
上傳時間： 2013-04-24
上傳用戶：1417818867
基于ARM的嵌入式運動控制器是集計算機數字控制技術、ARM技術、運動控制技術以及嵌入式操作系統技術等技術為一體的技術含量高的運動控制器；是對低成本、高性能運動控制器研究的一個新的嘗試。本論文的研究重是點基于雙端口RAM上下位機通訊的數控系統總體軟件架構設計、嵌入式運動控制器軌跡規劃算法的研究、嵌入式系統軟件的構建以及運動控制器外設驅動程序的開發，其主要工作及成果如下： 1．針對數控系統上下位機信息交互頻繁，提出了一種基于雙端口RAM通訊結構的上下位機交互方式，實現了上下位機信息的高速、穩定通訊；且完成了基于雙端口RAM上下位機通訊結構的數控系統總體軟件架構設計。 2. 針對目前高速數控加工軌跡規劃中存在的一些關鍵問題進行深入的探討。提出一種軌跡拐角的速度平滑方法，當高速加工不在同一直線方向而形成拐角的加工段時，在拐角過渡時能獲得很好的速度響應和較小的輪廓誤差；還提出了一種高速數控加工小線段的前瞻平滑算法，當高速加工多段微小直線段時，能夠優化規劃多段微小線段的加工速度，有效避免了頻繁的加減速給系統帶來較大沖擊以及加工效率低的問題。 3. 構建了適合本運動控制器系統的系統軟件；研究了嵌入式運動控制器引導程序的移植、嵌入式Linux內核的優化配置以及根文件系統的構建。 4．探討了Linux驅動程序開發的原理以及流程；并以雙端口RAM為例介紹了運動控制外設驅動程序開發的方法。
上傳時間： 2013-07-02
上傳用戶：笨小孩
