擴頻通信體制在現代通信中的應用越來越廣泛。由于擴頻碼的偽隨機性和優良的相關特性，這種體制本身就具有一定的抗干擾性能。但擴頻信號的帶寬寬，容易受到空間電磁信號和人為發射的惡意信號干擾，干擾信號較強時，需要采取抗干擾措施。針對擴頻通信中的窄帶干擾，提出了一種基于TMS320C6701的抗干擾自適應濾波器的實現方案，并在其EVM板上進行了實驗，取得了較好的抗干擾效果。
上傳時間： 2013-11-18
上傳用戶：zl5712176
DSP 在與多個外設進行通信時，通常需要對DSP 的串口進行擴展。本文詳細介紹了利用TL16C554 芯片對TMS320VC33 DSP 芯片進行串口擴展
上傳時間： 2013-10-29
上傳用戶：咔樂塢
陷波器是無限沖擊響應(IIR)數字濾波器，該濾波器可以用以下常系數線性差分方程表示：ΣΣ==−−−=MiNiiiinybinxany01)()()( (1)式中： x(n)和y(n)分別為輸人和輸出信號序列；和為濾波器系數。 iaib對式(1)兩邊進行z變換，得到數字濾波器的傳遞函數為： ΠΠΣΣ===−=−−−==NiiMiiNiiiMiiipzzzzbzazH1100)()()( (2)式中：和分別為傳遞函數的零點和極點。 izip由傳遞函數的零點和極點可以大致繪出頻率響應圖。在零點處，頻率響應出現極小值；在極點處，頻率響應出現極大值。因此可以根據所需頻率響應配置零點和極點，然后反向設計帶陷數字濾波器。考慮一種特殊情況，若零點在第1象限單位圓上，極點在單位圓內靠近零點的徑向上。為了防止濾波器系數出現復數，必須在z平面第4象限對稱位置配置相應的共軛零點、共軛極點。 izip∗iz∗ip這樣零點、極點配置的濾波器稱為單一頻率陷波器，在頻率ωo處出現凹陷。而把極點設置在零的的徑向上距圓點的距離為l-μ處，陷波器的傳遞函數為： ))1()()1(())(()(2121zzzzzzzzzHμμ−−−−−−= (3)式(3)中μ越小，極點越靠近單位圓，則頻率響應曲線凹陷越深，凹陷的寬度也越窄。當需要消除窄帶干擾而不能對其他頻率有衰減時，陷波器是一種去除窄帶干擾的理想數字濾波器。當要對幾個頻率同時進行帶陷濾波時，可以按(2)式把幾個單獨頻率的帶陷濾波器(3)式串接在一起。一個例子：設有一個輸入，它
上傳時間： 2013-10-18
上傳用戶：uuuuuuu
FPGA與ARM EPI通信，控制16路步進電機和12路DC馬達 VHDL編寫的，，，，，
上傳時間： 2013-10-21
上傳用戶：zhyfjj
《基于Xilinx FPGA的OFDM通信系統基帶設計》附帶的代碼
上傳時間： 2014-01-10
上傳用戶：15501536189
在點對多點主從通信系統中,需要合適的接口形式和通信協議實現主站與各從站的信息交換。RS -485 接口是適合這種需求的一種標準接口形式。當選擇主從多點同步通信方式時,工作過程與幀格式符合HDLC/SDLC協議。介紹了采用VHDL 語言在FPGA 上實現的以HDLC/ SDLC 協議控制為基礎的RS - 485 通信接口芯片。實驗表明,這種接口芯片操作簡單、體積小、功耗低、可靠性高,極具實用價值。
上傳時間： 2013-11-02
上傳用戶：zhf01y
針對傳統集成電路（ASIC）功能固定、升級困難等缺點，利用FPGA實現了擴頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實現NCO模塊，在下變頻模塊調用了硬核乘法器并引入CIC濾波器進行低通濾波，給出了DQPSK解調的原理和實現方法，推導出一種簡便的引入?仔/4固定相移的實現方法。采用模塊化的設計方法使用VHDL語言編寫出源程序，在Virtex-II Pro 開發板上成功實現了整個系統。測試結果表明該系統正確實現了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
上傳時間： 2013-11-06
上傳用戶：liu123
為了滿足某測控平臺的設計要求，設計并實現了基于FPGA的六通道HDLC并行通信系統。該系統以FPGA為核心，包括FPGA、DSP、485轉換接口等部分。給出了系統的電路設計、關鍵模塊及軟件流程圖。測試結果表明，系統通訊速度為1 Mb/s，并且工作穩定，目前該設計已經成功應用于某樣機中。
上傳時間： 2013-11-25
上傳用戶：王成林。
制作紅外通信
上傳時間： 2014-01-03
上傳用戶：manlian
針對傳統語音通信系統存在的地址編碼繁雜、通信模式單一、難于維護的缺陷，設計了一款適用于工業現場的多功能語音通信系統。在排隊論的基礎上,對CAN總線語音通信系統進行了理論分析，重點介紹了CAN總線的軟硬件設計。對系統的性能測試結果表明，系統的CAN幀丟失率<0.5‰,語音質量能通過主觀試聽和客觀測試,整體系統工作良好。
上傳時間： 2014-12-28
上傳用戶：aa54
