通信與信息技術行業飛速發展，已成為我國支柱產業之一。隨著該行業的迅速發展，社會對具備實際動手能力人才的需求也不斷增加，高校通信教學改革勢在必行。在最初的通信原理實驗設備中每個實驗獨立占用一塊硬件資源，隨著EDA技術的發展，實驗設備廠商將CPLD/FPGA技術作為獨立的一項實驗內容，加入到通信原理實驗設備中。FPGA技術具備集成度高、速度快和現場可編程的優勢，適合高集成度和高速的時序運算。本文總結現有通信原理實驗設備的優缺點，采用FPGA技術設計出集驗證性和設計性于一體，具備較高的綜合性和系統性的通信原理實驗系統。 本系統提供了一個開放性的硬件、軟件平臺，從培養學生實際動手能力出發，利用FPGA在通用的硬件上實現所有實驗內容。學生在本系統上除了能完成已固化的實驗內容，還可以實現電子設計開發和驗證。這對培養學生的實踐能力大有裨益。 本文結合數字通信系統基本模型，把基于FPGA的通信原理實驗系統劃分為信號源模塊、發送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中，模擬信號源采用DDS技術，能夠生成非常高的頻率精度，可作為任意波形發生器。發送端和接收端模塊結合到一起組成多體制調制解調器，形成多頻段、多波形的軟件無線電系統。載波同步采用全數字COSTAS環提取技術，具備良好的載波跟蹤特性，利用對載波相位不敏感 的Gardner算法跟蹤位同步信號。 本文首先介紹了通信原理實驗系統的研究現狀和意義；然后根據通信系統模型從《通信原理》各個章節中提煉出各模塊的實驗內容，分別列出各實驗的數字化實現模型；繼而根據各模塊資源需求選取合適FPGA芯片，并給出硬件設計方案；最后，給出各模塊在FPGA上具體實現過程、系統測試結果及分析。測試和實際運行結果表明設計方法正確，且功能和技術指標滿足設計要求。 關鍵詞：通信原理，實驗系統，FPGA，DDS，多體制調制解調，全數字COSTAS環，位同步
上傳時間： 2013-07-07
上傳用戶：evil
隨著列車自動化控制和現場總線技術的發展，基于分布式控制系統的列車通信網絡技術TCN（IEC-61375）在現代高速列車上得到廣泛應用。TCN協議將列車通信網絡分為絞線式列車總線WTB和多功能車輛總線MVB，其中WTB實現對開式列車中的互聯車輛間的數據傳輸和通信，MVB實現車載設備的協同工作和互相交換信息。 本文介紹了國內外列車通信網絡的發展情況和各自優勢，分析了MVB一類設備底層協議。研究利用FPGA實現MVB控制芯片MVBC，用ARM作為微處理器實現MVB一類設備的嵌入式解決方案。其中，在FPGA芯片中主要采用自頂向下的設計方法，RLT硬件描述語言實現MVB控制芯片MVBC一類設備的主要功能，包括幀編碼器、幀解碼器和邏輯接口單元。ARM主要完成了軟件程序的編寫和實時操作系統的移植。在eCos實時操作系統上，完成了驅動和上層應用程序，包括端口初始化、端口配置、幀收發指令和報文分析。 為了驗證設計的正確性，在設計的硬件平臺基礎上，搭建了MVB通信網絡的最小系統，對網絡進行系統功能測試。測試結果表明：設計方案正確，達到了設計的預期要求。
上傳時間： 2013-08-03
上傳用戶：bruce5996
軟件無線電（Software Defined Radio）是無線通信系統收發信機的發展方向，它使得通信系統的設計者可以將主要精力集中到收發機的數字處理上，而不必過多關注電路實現。在進行數字處理時，常用的方案包括現場可編程門陣列（FPGA）、數字信號處理器（DSP）和專用集成電路（ASIC）。FPGA以其相對較低的功耗和相對較低廉的成本，成為許多通信系統的首先方案。正是在這樣的前提下，本課題結合軟件無線電技術，研究并實現基于FPGA的數字收發信機。 @@ 本論文主要研究了發射機和接收機的結構和相關的硬件實現問題。首先，從理論上對發射機和接收機結構進行研究，找到收發信機設計中關鍵問題。其次，在理論上有深刻認識的基礎上，以FPGA為手段，將反饋控制算法、反饋補償算法和前饋補償算法落實到硬件電路上。同步一直是數字通信系統中的關鍵問題，它也是本文的研究重點。本文在研究了已有各種同步方法的基礎上，設計了一種新的同步方法和相應的接收機結構，并以硬件電路將其實現。最后，針對所設計的硬件系統，本文還進行了充分的硬件系統測試。硬件測試的各項數據結果表明系統設計方案是可行的，基本實現了數字中頻收發機系統的設計要求。 @@ 本文中發射機系統是以Altera公司EP2C70F672C6為硬件平臺，接收機系統以Altera公司EP2S180F1020C3為硬件平臺。收發系統均是在Ouartus Ⅱ 8．0環境下，通過編寫Verilog HDL代碼和調用Altera IP core加以實現。在將設計方案落實到硬件電路實現之前，各種算法均使用MATLAB進行原理仿真，并在MATLAB仿真得到正確結果的基礎上，使用Quartus Ⅱ 8．0中的功能仿真工具和時序仿真工具進行了前仿真和后仿真。所有仿真結果無誤后，可下載至硬件平臺進行調試，通過Quartus Ⅱ 8．0中集成的SignalTap邏輯分析儀，可以實時觀察電路中各點信號的變化情況，并結合示波器和頻譜儀，得到硬件測試結果。 @@關鍵詞：SDR；數字收發機；FPGA；載波同步；符號同步
上傳時間： 2013-04-24
上傳用戶：diaorunze
DDR2 SDRAM是目前內存市場上的主流內存。除了通用計算機系統外，大量的嵌入式系統也紛紛采用DDR2內存，越來越多的SoC系統芯片中會集成有DDR2接口模塊。因此，設計一款匹配DDR2的內存控制器將會具有良好的應用前景。 論文在研究了DDR2的JEDEC標準的基礎上，設計出DDR2控制器的整體架構，采用自項向下的設計方法和模塊化的思想，將DDR2控制器劃分為若干模塊，并使用Verilog HDL語言完成DDR2控制器IP軟核中初始化模塊、配置模塊、執行模塊和數據通道模塊的RTL級設計。根據在設計中遇到的問題，對DDR2控制器的整體架構進行改進與完善。在分析了Altera數字PHY的基本性能的基礎上，設計DDR2控制器與數字PHY的接口模塊。搭建DDR2控制器IP軟核的仿真驗證平臺，針對設計的具體功能進行仿真驗證，并實現在Altera Stratix II GX90開發板上對DDR2存儲芯片基本讀/寫操作控制的FPGA功能演示。 論文設計的DDR2控制器的主要特點是： 1.支持數字PHY電路，不需要實際的硬件電路就完成DDR2控制器與DDR2存儲芯片之間的物理層接口，節約了設計成本，縮小了硬件電路的體積。 2.將配置口從初始化模塊中分離出來，簡化了具體操作。 3.支持多個DDR2存儲芯片，使得DDR2控制器的應用范圍更為廣闊。 4.支持DDR2的三項新技術，充分發揮DDR2內存的特性。 5.自動DDR2刷新控制，方便用戶對DDR2內存的控制。
上傳時間： 2013-06-10
上傳用戶：ynzfm
由于移動環境的復雜性，無線信號在發送傳輸和接收過程中有很明顯的衰落現象，特別是在高頻無線通信中，多徑衰落或頻率選擇性衰落對無線信號的干擾最為嚴重。通過分集接收技術，Rake接收機在CDMA移動通信系統中抗多徑衰落效果尤為明顯。作為一種新穎的多址接入方式，多載波CDMA充分利用了OFDM最優頻率利用率以及CDMA的多址和頻率分集，且系統容量和抗符號間干擾性能明顯優于傳統的單載波CDMA。這些特性使得多載波CDMA成為未來的寬帶無線通信系統最有希望的候選。 @@ 本文研究了一種多載波擴頻通信系統，介紹了其Rake接收機工作原理和設計思想，進行了理論仿真并用FPGA予以實現。 @@ 本文首先介紹了移動通信系統的發展歷史以及OFDM和CDMA技術原理，并描述了OFDM和CDMA結合的三種系統（MC-DS-CDMA、MT-CDMA、MC-CDMA）的原理和系統模型；接著，介紹了目前影響移動通信的主要衰落以及Rake接收機基本原理及其作用。多徑信號的每路信號都可能含有可以利用的信息，Rake接收機就是通過多個相關接收器接收多徑信號中各路信號，通過信道估計和信道補償消去信道因子的附加相位，并把他們合并在一起，以此來改善信號的信噪比和系統的可靠性；在此基礎上，論文提出了一種多載波擴頻通信系統的實現方案，并詳細介紹了其Rake接收機實現原理，給出了最大比合并時各種分徑數目下系統誤碼率的仿真圖；最后介紹了此方案中Rake接收機的FPGA硬件實現設計方案及其系統 測試結果。@@ 仿真結果顯示出隨著分集徑數的增加，系統的誤碼率顯著降低。表明Rake接收機抗多徑衰落效果顯著，且在多載波CDMA系統中其分集效果更好，實現相對簡單。最終Rake接收機的FPGA實現結果同理論仿真一致，時序通過，資源耗費不大，具有較大的實用價值。 @@關鍵詞：多載波擴頻通信，CDMA，Rake接收機，FPGA
上傳時間： 2013-07-25
上傳用戶：axxsa
為適應組合導航計算機系統的微型化、高性能度的要求，拓寬導航計算機的應用領域，本文設計出一種基于浮點型DSP(TMS320C6713)和可編程邏輯陣列器件(FPGA： EP1C12N240C8)協同合作的導航計算機系統。 論文在闡述了組合導航計算機的特點和應用要求后，提出基于DSP和FPGA的組合導航計算機系統方案。該方案以DSP為導航解算處理器，由FPGA完成IMU信號的采集和緩存以及系統控制信號的整合；DSP通過EMIF接口實現和FPGA通信。在此基礎上研究了各擴展通信接口、系統硬件原理圖和PCB的開發，且在FPGA中使用調用IP核來實現FIR低通濾波數據處理機抖激光陀螺的機抖振動的影響。其次，詳細闡述了利用TI公司的DSP集成開發環境和DSP/BIOS準實時操作系統開發多任務系統軟件的具體方案。本文引入DSP/BIOS實時操作系統提供的多任務機制，將采集處理按照功能劃分四個相對獨立的任務，這些任務在DSP/BIOS的調度下，按照用戶指定的優先級運行，大大提高系統的工作效率。最后給了DSP芯片Bootloader的制作方法。 導航計算機系統研制開發是軟、硬件研究緊密結合的過程。在微型導航計算機系統方案建立的基礎上，本文首先討論了系統硬件整體設計和軟件開發流程；其次針對導航計算機系統各個功能模塊以及多項關鍵技術進行了設計與開發工作，涉及系統數據通信模塊、模擬信號采集模塊和數據存儲模塊；最后，對導航計算機系統進行了聯合調試工作，并對各個模塊進行了詳細的功能測試與驗證，完成了微型導航計算機系統的制作。 以DSP/FPGA作為導航計算機硬件平臺的捷聯式慣性導航實時數據系統能夠滿足系統所要求的高精度、實時性、穩定性要求，適應了其高性能、低成本、低功耗的發展方向。
上傳時間： 2013-04-24
上傳用戶：lishuoshi1996
現代通信朝著全網IP化的進程逐步發展，越來越多的通信需要IP路由查找；同時光纖技術的發展，使得比特速率達到了20Gbps，路由技術成了整個通信系統的瓶頸，迫切需要一種具有高查找性能，低成本的路由算法，能夠適應大規模應用。 本文研究了一種高性能、低成本的路由算法。在四分支并行路由查找算法的基礎上，實現了雙分支并行，每個分支流水查找的16-8-8路由算法。該算法由三級表構成，長度小于16的前綴通過擴展成為長度16的前綴存儲在第一級表中；長度小于24位的前綴通過擴展成為長度24的前綴存儲在前兩級表中；長度大于24的前綴則通過專門的存儲空間進行存儲。將IP路由的二維查找轉化為一維精確查找，每次查找最多訪問存儲器3次，就可以查得下一跳的路由信息。使用Verilog語言實現了本文提出的算法，并對算法進行了功能仿真。為了實現低成本，該算法采用了FPGA和SSRAM的硬件結構實現。 功能仿真表明本文設計的算法查找速度能適應20Gbps的接口轉發速率。
上傳時間： 2013-04-24
上傳用戶：金宜
這篇文章介紹了MSP430系列多單片機間的SPI主從通信原理和相關例程
上傳時間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
擴頻通信，即擴展頻譜通信技術(Spread Spectrum Communication)，它與光纖通信、衛星通信一同被譽為進入信息時代的三大高技術通信傳輸方式。 擴頻通信是將待傳送的信息數據用偽隨機編碼序列，也即擴頻序列(SpreadSequence)調制，實現頻譜擴展后再進行傳輸。接收端則采用相同的編碼進行解調及相關處理，恢復出原始信息數據。 擴頻通信系統與常規的通信系統相比，具有很強的抗人為干擾，抗窄帶干擾，抗多徑干擾的能力，并具有信息隱蔽、多址保密通信等特點。 現場可編輯門陣列FPGA(Field Programmable Gate Array)提供了極強的靈活性，可讓設計者開發出滿足多種標準的產品。FPGA所固有的靈活性和性能也可讓設計者緊跟新標準的變化，并能提供可行的方法來滿足不斷變化的標準要求。 EDA 工具的出現使用戶在對FPGA設計的輸入、綜合、仿真時非常方便。EDA打破了軟硬件之間最后的屏障，使軟硬件工程師們有了真正的共同語言，使目前一切仍處于計算機輔助設計(CAD)和規劃的電子設計活動產生了實在的設計實體論文對擴頻通信系統和FPGA設計方法進行了相關研究，并且用Altera公司的最新的FPGA開發平臺QuartusII實現了一個基帶擴頻通信系統的發送端部分，最后用軟件Protel99SE設計了相應的硬件電路。 該系統的設計主要分為兩個部分。第一部分是用QuartusII軟件設計了系統的VHDL語言描述代碼，并對系統中每個模塊和整個系統進行相應的功能仿真和時序時延仿真；第二部分是設計了以FPGA芯片EP1C3T144C8N為核心的系統硬件電路，并進行了相關測試，完成了預定的功能。
上傳時間： 2013-07-26
上傳用戶：15679277906
高速、高精度已經成為伺服驅動系統的發展趨勢，而位置檢測環節是決定伺服系統高速、高精度性能的關鍵環節之一。光電編碼器作為伺服驅動系統中常用的檢測裝置，根據結構和原理的不同分為增量式和絕對式。本文從原理上對增量式光電編碼器和絕對式光電編碼器做了深入的分析，通過對比它們的特性，得出了絕對式光電編碼器更適合高速、高精度伺服驅動系統的結論。 絕對式光電編碼器精度高、位數多的特點決定其通信方式只能采取串行傳輸方式，且由相應的通信協議控制信息的傳輸。本文首先針對編碼器主要生產廠商日本多摩川公司的絕對式光電編碼器，深入研究了通信協議相關的硬件電路、數據幀格式、時序等。隨后介紹了新興的電子器件FPGA及其開發語言硬件描述語言Verilog HDL，并對基于FPGA的絕對式編碼器通信接口電路做了可行性的分析。在此基礎上，采用自頂向下的設計方法，將整個接口電路劃分成發送模塊、接收模塊、序列控制模塊等多個模塊，各個模塊采用Verilog語言進行描述設計編碼器接口電路。最終的設計在相關硬件電路上實現。最后，通過在TMS320F2812伺服控制平臺上編寫的硬件驅動程序驗證了整個設計的各項功能，達到了設計的要求。
上傳時間： 2013-07-11
上傳用戶：snowkiss2014
