利用微處理器LPC2132去驅(qū)動LCD 128*64
上傳時間： 2013-12-08
上傳用戶：zmy123
計算機(jī)指令發(fā)送到PLC、以什么樣的格式進(jìn)行通信、該如何進(jìn)行通訊、以及設(shè)置的通信語言 利用MSComm 控件進(jìn)行通信程序設(shè)計主要包括初始化程序、和校驗函數(shù)、發(fā)送和接收數(shù)據(jù)三個部分
標(biāo)簽： MSComm 通信 PLC 發(fā)送
上傳時間： 2014-02-16
上傳用戶：xuanjie
自適應(yīng)均衡器的LMS算法實現(xiàn)及其仿真 :自適應(yīng)均衡器已廣泛應(yīng)用于通信、雷達(dá)、聲納、控制和生物醫(yī)學(xué)工程等許多領(lǐng)域,為克服多徑衰落和信道失真 引起的碼間干擾,實時跟蹤移動通信信道的時變特性,筆者設(shè)計了一個基于LMS 算法的自適應(yīng)線性均衡器,并通過改變步 長因子Δ來分析其收斂速度和均方誤差特性.
上傳時間： 2017-09-17
上傳用戶：lindor
無線通信、光通信系統(tǒng)實驗指導(dǎo)書 非常詳細(xì)哦
標(biāo)簽： 無線通信 光通信系統(tǒng) 實驗指導(dǎo)書
上傳時間： 2014-01-13
上傳用戶：waitingfy
JAVA_處理File的讀寫及資料流 JAVA_處理File的讀寫及資料流 看了就懂。
上傳時間： 2017-09-26
上傳用戶：懶龍1988
頻率合成技術(shù)在現(xiàn)代電子技術(shù)中具有重要的地位。在通信、雷達(dá)和導(dǎo)航等設(shè)備中，它可以作為干擾信號發(fā)生器；在測試設(shè)備中，可作為標(biāo)準(zhǔn)信號源，因此頻率合成器被人們稱為許多電子系統(tǒng)的“心臟”。直接數(shù)字頻率合成（DDS——Digital Direct Frequency Synthesis）技術(shù)是一種全新的頻率合成方法，是頻率合成技術(shù)的一次革命。本文主要分析了DDS的基本原理及其輸出頻譜特點，并采用VHDL語言在FPGA上實現(xiàn)。對于DDS的輸出頻譜，一個較大的缺點是：輸出雜散較大。針對這一缺點本文使用了兩個方法加以解決。首先是壓縮ROM查找表，
標(biāo)簽： 頻率合成技術(shù) 現(xiàn)代電子 導(dǎo)航 通信
上傳時間： 2017-09-28
上傳用戶：大三三
單片機(jī)專輯 258冊 4.20G單片機(jī)實用技術(shù)（整機(jī)設(shè)計、多機(jī)通信、實用技術(shù)）229頁 8.0M.pdf
標(biāo)簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
《Java手機(jī)程式設(shè)計入門》／王森 書號：29014 頁數(shù)：約 492 頁 ISBN：957-200-527-8 出版日期：2001年08月25日 出版廠商：知城數(shù)位科技股份有限公司 訂價：380 第一章 Java 2 Micro Edition概論陣 第二章 Java程式設(shè)計簡介陣 第三章 撰寫您的第一個手機(jī)程式陣 第四章 在實體機(jī)器上執(zhí)行MIDlet陣 第五章 J2ME Wireless Toolkit陣 第六章 Motorola A6288手機(jī)程式開發(fā)陣 第七章 JBuilder MobileSet陣 第八章 MIDP for Palm 第九章 MIDlet的事件處理陣 第十章 MIDP圖形使用者介面程式設(shè)計陣 第十一章 MIDP圖形處理陣 第十二章 MIDP資料庫程式設(shè)計陣 第十三章 MIDP網(wǎng)路程式設(shè)計陣 附錄A MID其他參考資源總整理陣 附錄B Motorola J2ME SDK
標(biāo)簽： 29014 Java 2001 ISBN
上傳時間： 2016-12-01
上傳用戶：coeus
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-10-22
上傳用戶：pei5
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-11-17
上傳用戶：cjf0304
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
