實習目的 本實驗將練習如何運用 DSP EVM 產生弦波。使學生能夠加深瞭解 TMS320C6701 EVM 發展系統的基本操作，及一些周邊的運作。 藉由產生弦波的實驗，學習如何使用硬體及軟體。在軟體部份，使 用 Code Composer Studio（CCS） ，包含 C 編輯器、連接器（linker）和 TI 所提供的C源始碼偵錯器（debugger） 。在硬體部份包括TMS320C67 的 浮點 DSP 和在 EVM 板子上的類比晶片。
上傳時間： 2016-05-05
上傳用戶：sclyutian
Matlab 是套應用於科學與工程領 域中數 值計算、分析與模擬的應用軟體，結合了 數 值分析、矩陣運算及繪圖等功能，功能強大、操作介面簡易 。在大學線性代數 及微積分課程中均可應用 Matlab 來 輔助學習。
上傳時間： 2013-12-23
上傳用戶：zuozuo1215
學習C++的好教材，十分適合初學者練習使用，很不錯
標簽： 教程
上傳時間： 2016-08-03
上傳用戶：thing20
隨著電力電子技術的飛速發展，越來越多的電力電子裝置被應用到各個領域，給電網注入了不可忽視的無功以及諧波電流。 本文首先介紹了諧波的概念和諧波的危害，闡述了諧波問題研究的必要性和緊迫性，并對諧波抑制的方法作了簡單的介紹。并在此基礎上，通過對有源濾波器和無源濾波器各自的優缺點以及有源濾波器裝置的結構、原理的分析，提出了基于DSP控制器的三相三線制并聯型有源電力濾波器裝置的設計方案。 并聯有源電力濾波器主電路設計是核心環節之一。本文在三相三線并聯型有源電力濾波器數學模型的基礎上，通過對采用空間矢量調制的有源電力濾波器的工作過程的研究和分析，揭示了主電路各參數之間的相互關系。根據瞬態電流跟蹤指標的要求推導出并聯APF輸出電感的估算公式。基于對電流跟蹤誤差矢量的度量，推導出直流側電容電壓臨界值表達式。詳細介紹了輸出濾波器參數的設計方法。 實時、高精度的諧波檢測是有源電力濾波器的重要部分。本文詳細地介紹了瞬時無功功率理論，選擇檢測負載電流的方式以提取諧波。提出了用滑窗迭代作為低通濾波的數字算法，以快速分離負載電流中的基波分量得到諧波指令。以全數字控制為重點，對電流環的數字控制方式，包括數字PI調節器的設計做出了比較詳細的分析。 本文用MATLAB/SIMULINK中的電力系統模塊對有源電力濾波器進行了動態仿真研究。仿真結果表明這種拓撲結構的有源電力濾波器對電力系統中的諧波抑制具有較好的效果。 在理論分析和仿真研究的基礎上，設計了基于TMS320LF2407A控制的并聯型電力有源濾波器，對其控制系統硬件構成進行了詳細的介紹。研制了實驗樣機，對并聯型電力有源濾波器進行了初步的實驗研究。
上傳時間： 2013-04-24
上傳用戶：shiny3333
本課題來源于企業委托開發項目：大功率兩電平矢量控制變頻器的開發。課題以感應電動機變頻調速系統的產品化開發為目標，對感應電動機參數離線辨識技術和控制器進行了研究和試驗。本人除了參加整體系統的設計和制作任務外，獨立完成了參數離線辨識工作。文章介紹了一種實用的參數離線辨識方法，在綜合各種控制策略基礎上給出了一套基于DSP的數字化解決方案，通過整機進行了軟硬件調試，實現了設計目標。為產品化打下一定的基礎。 論文第1章介紹了矢量控制以及坐標變換，分析了電動機參數對矢量控制的影響，通過Matlab仿真了電動機參數變化對變頻器輸出的影響。 第2章對辨識主要介紹了參數辨識的算法，對感應電機靜態數學模型進行了化簡，得到各個參數與電壓電流之間的關系方程。通過單相直流試驗和單相交流試驗辨識電動機參數。采用迭代算法計算出非線性方程的數值，還介紹了一種基于電壓電流瞬時值計算電動機功率因數的方法。 第3章對控制器進行了研究，對當前比較先進的自抗擾控制，自適應控制，基于非線性的逆控制等控制策略進行了綜述。最后對基于PI轉速調節器的間接矢量控制系統進行了仿真，并給出了仿真結果。 第4章介紹了實驗室自主開發的基于TI公司DSP TMS320F2812的通用交流調速試驗裝置。根據通用試驗裝置的設計要求設計了控制板電路，電源板電路，功率板電路等電路，進行了調試，并應用到試驗之中，性能達到要求。 第5章介紹了整個系統的功能軟件設計和功能試驗結果，給出了部分程序流程圖和裝置的基本功能試驗波形。 最后就課題的研究進行了整體總結，為將來的后續研究提出建議。
上傳時間： 2013-06-25
上傳用戶：hehuaiyu
作為性能優異的糾錯編碼，Turbo碼自誕生以來就一直受到理論界以及工程應用界的關注。TD—SCDMA是我國擁有自主知識產權的3G通信標準，該標準把Turbo碼是作為前向糾錯體制，但Turbo碼的譯碼算法比較復雜并且需要多次迭代，這造成Turbo碼譯碼延時大，譯碼速度慢，因此限制了Turbo碼的實際應用。因此有必要研究如何將現有的Turbo碼譯碼算法進行簡化，加速，使其轉化成為適合在硬件上實現的算法，將實驗室的理論研究成果轉化成為硬件產品。 論文主要的研究內容有以下兩點： 其一，提出信道自適應迭代譯碼方案。在事先設定最大迭代次數的情況下，自適應Turbo碼譯碼算法能夠根據信道的變化自動調整迭代次數。 仿真結果表明：該自適應迭代譯碼方案能夠根據信道的變化自動調整迭代次數，在保證譯碼性能基本上沒有損失的情況下，有效減少譯碼時間，明顯提高譯碼速度。 其二，根據得到的信道自適應迭代譯碼方案，借助Xilinx公司Spartan3 FPGA硬件平臺，使用Verilog硬件描述語言，將用C/C++語言寫成的信道自適應迭代譯碼算法轉化成為硬件設計實現，得到硬件電路，并對得到的譯碼器硬件電路進行測試。 測試結果表明：隨著信道的變化，硬件電路的譯碼速度也隨之自動變化，信噪比越高譯碼速度越快，并且硬件譯碼器性能（誤比特率）與實驗仿真基本一致。
上傳時間： 2013-05-31
上傳用戶：huyiming139
低密度校驗碼(LDPC)是一種能逼近Shannon容量限的漸進好碼，其長碼性能甚至超過了Turbo碼。低密度校驗碼以其迭代譯碼復雜度低，沒有錯誤平層，碼率和碼長可靈活改變的優點成為Turbo碼強有力的競爭對手。目前，LDPC碼已廣泛應用于深空通信、光纖通信、衛星數字視頻和音頻廣播等領域，因此LDPC碼編譯碼器的硬件實現已成為糾錯編碼領域的研究熱點之一。 本文在分析LDPC碼的基本編碼結構基礎上，首先研究了LDPC碼的隨機構造方法，并給出了有效的PEG算法實現方法，重點分析了用環消除(cycle elimination)算法實現的準循環LDPC碼的構造。然后對LDPC碼的幾種不同譯碼算法進行分析比較，討論了一種適合硬件實現的譯碼算法-TDMP算法，并對易于硬件實現的TDMP算法進行了性能仿真，仿真結果表明TDMP算法作為硬件實現的譯碼算法具有優異的性能優勢。最后針對Altera公司的StratixEPIS25 FPGA芯片設計了一個基于TDMP算法的(4096，2048)非規則LDPC碼譯碼器，內部用了4個單校驗碼譯碼器并行譯1幀數據，3幀同時譯碼，作者詳細介紹了該譯碼器芯片的設計過程和內部結構和工作流程。
上傳時間： 2013-05-23
上傳用戶：fujun35303
LDPC(Low Density Parity Check)碼是一類可以用非常稀疏的校驗矩陣或二分圖定義的線性分組糾錯碼，最初由Gallager發現，故亦稱Gallager碼.它和著名Turbo碼相似，具有逼近香農限的性能，幾乎適用于所有信道，因此成為近年來信道編碼界研究的熱點。 LDPC碼的奇偶校驗矩陣呈現稀疏性，其譯碼復雜度與碼長成線性關系，克服了分組碼在長碼長時所面臨的巨大譯碼計算復雜度問題，使長編碼分組的應用成為可能。而且由于校驗矩陣的稀疏特性，在長的編碼分組時，相距很遠的信息比特參與統一校驗，這使得連續的突發差錯對譯碼的影響不大，編碼本身就具有抗突發差錯的特性。 本文首先介紹了LDPC碼的基本概念和基本原理，其次，具體介紹了LDPC碼的構造和各種編碼算法及其生成矩陣的產生方法，特別是準循環LDPC碼的構造以及RU算法、貪婪算法，并在此基礎上采用貪婪算法對RU算法進行了改進。 最后，選用Altera公司的Stratix系列FPGA器件EPls25F67217，實現了碼長為504的基于RU算法的LDPC編碼器。在設計過程中，為節省資源、提高速度，在向量存儲時采用稀疏矩陣技術，在向量相加時采用通過奇校驗直接判定結果的方法，在向量乘法中，采用了前向迭代方法，避開了復雜的矩陣求逆運算。結果表明，該編碼器只占用約10％的邏輯單元，約5％的存儲單元，時鐘頻率達到120MHz，數據吞吐率達到33Mb/s，功能上也滿足編碼器的要求。
上傳時間： 2013-06-09
上傳用戶：66wji
正交頻分復用(OFDM)技術是一種多載波數字調制技術，具有頻譜利用率高、抗多徑干擾能力強、成本低等特點，適合無線通信的高速化、寬帶化及移動化的需求，將成為下一代無線通信系統(4G)的核心調制傳輸技術。 本文首先描述了OFDM技術的基本原理。對OFDM的調制解調以及其中涉及的特性和關鍵技術等做了理論上的分析，指出了OFDM區別于其他調制技術的巨大優勢；然后針對OFDM中的信道估計技術，深入分析了基于FFT級聯的信道估計理論和基于聯合最大似然函數的半盲分組估計理論，在此基礎上詳細研究描述了用于OFDM系統的迭代的最大似然估計算法，并利用Matlab做了相應的仿真比較，驗證了它們的有效性。 而后，在Matlab中應用Simulink工具構建OFDM系統仿真平臺。在此平臺上，對OFDM系統在多徑衰落、高斯白噪聲等多種不同的模型參數下進行了仿真，并給出了數據曲線，通過分析結果可正確評價OFDM系統在多個方面的性能。 在綜合了OFDM的系統架構和仿真分析之后，設計并實現了基于FPGA的OFDM調制解調系統。首先根據802.16協議和OFDM系統的具體要求，設定了合理的參數；然后從調制器和解調器的具體組成模塊入手，對串/并轉換，QPSK映射，過采樣處理，插入導頻，添加循環前綴，IFFT/FFT，幀同步檢測等各個模塊進行硬件設計，詳細介紹了各個模塊的設計和實現過程，并給出了相應的仿真波形和參數說明。其中，針對定點運算的局限性，為系統設計并自定義了24位的浮點運算格式，參與傅立葉反變換和傅立葉變換的運算，在系統參數允許的范圍內，充分利用了有限資源，提高了系統運算精度；然后重點描述了基于FPGA的快速傅立葉變換算法的改進、優化和設計實現，針對原始快速傅立葉變換FPGA實現算法運算空閑時間過多，資源占用較大的問題，提出了帶有流水作業功能、資源占用較少的快速傅立葉變換優化算法設計方案，使之運用于OFDM基帶處理系統當中并加以實現，結果滿足系統參數的需求。最后以理論分析為依據，對整個OFDM的基帶處理系統進行了系統調試與性能分析，證明了設計的可行性。 綜上所述，本文完成了一個基于FPGA的OFDM基帶處理系統的設計、仿真和實現。本設計為OFDM通信系統的進一步改進提供了大量有用的數據。
上傳時間： 2013-07-25
上傳用戶：14786697487
自適應濾波器的硬件實現一直是自適應信號處理領域研究的熱點。隨著電子技術的發展，數字系統功能越來越強大，對器件的響應速度也提出更高的要求。 本文針對用通用DSP 芯片實現的自適應濾波器處理速度低和用HDL語言編寫底層代碼用FPGA實現的自適應濾波器開發效率低的缺點，提出了一種基于DSP Builder系統建模的設計方法。以隨機2FSK信號作為研究對象，首先在matlab上編寫了LMS去噪自適應濾波器的點M文件，改變自適應參數，進行了一系列的仿真，對算法迭代步長、濾波器的階數與收斂速度和濾波精度進行了研究，得出了最佳自適應參數，即迭代步長μ=0.0057，濾波器階數m=8，為硬件實現提供了參考。 然后，利用最新DSP Builder工具建立了基于LMS算法的8階2FSK信號去噪自適應濾波器的模型，結合多種EDA工具，在EPFlOKl00EQC208-1器件上設計出了最高數據處理速度為36.63MHz的8階LMS自適應濾波器，其速度是文獻[3]通過編寫底層VHDL代碼設計的8階自適應濾波器數據處理速度7倍多，是文獻[50]采用DSP通用處理器TMS320C54X設計的8階自適應濾波器處理速度25倍多，開發效率和器件性能都得到了大大地提高，這種全新的設計理念與設計方法是EDA技術的前沿與發展方向。 最后，采用異步FIFO技術，設計了高速采樣自適應濾波系統，完成了對雙通道AD器件AD9238與自適應濾波器的高速匹配控制，在QuartusⅡ上進行了仿真，給出了系統硬件實現的原理框圖，并將采樣濾波控制器與異步FIF0集成到同一芯片上，既能有效降低高頻可能引起的干擾又降低了系統的成本。
上傳時間： 2013-06-01
上傳用戶：ynwbosss
