大圓機(jī)是一種涉及到計(jì)算機(jī)、機(jī)械、電子、控制等諸多領(lǐng)域，比較復(fù)雜的典型機(jī)電一體化產(chǎn)品。近幾年來，伴隨著我國針織行業(yè)的快速發(fā)展，大圓機(jī)的需求日益加大，傳統(tǒng)的基于MCU面板控制和采用薄膜按鍵方式的大圓機(jī)控制系統(tǒng)已經(jīng)無法滿足需求。隨著微處理器技術(shù)的發(fā)展，嵌入式技術(shù)以其高集成度和高穩(wěn)定性、高性價(jià)比在工控領(lǐng)域有著廣闊的應(yīng)用前景。 近幾年，隨著嵌入式技術(shù)的發(fā)展，對人機(jī)界面的要求越來越高，友好的圖形人機(jī)界面為嵌入式系統(tǒng)的人機(jī)交互提供了豐富的圖形圖像信息。uC/GUI是一款不僅可以實(shí)現(xiàn)快速開發(fā)，而且能夠提供低功耗型GUI支持的嵌入式GUI軟件。用戶可以使用它方便地定制出自己的圖形用戶界面，完成各種應(yīng)用程序的開發(fā)。因此已經(jīng)被越來越多的領(lǐng)域所采用。 本文在對大圓機(jī)系統(tǒng)的功能和控制要求進(jìn)行分析的基礎(chǔ)上，提出了一個(gè)以ARM微處理器和CPLD器件為中心構(gòu)建硬件平臺、基于uC/OS-Ⅱ和uC/GUI的嵌入式大圓機(jī)控制系統(tǒng)解決方案。 此方案中的硬件平臺由主CPU核心應(yīng)用系統(tǒng)電路、人機(jī)交互接口電路、協(xié)處理器CPLD模塊電路等部分組成。主CPU采用Samsung公司的基于ARM7內(nèi)核的S3C44BOX處理器，人機(jī)交互接口電路采用觸摸屏和LCD液晶顯示器，為了解決閉環(huán)控制的問題，采用了CPLD作為協(xié)處理器，進(jìn)行外圍擴(kuò)展構(gòu)成控制電路，軟件部分包括uC/OS-Ⅱ、Boot Loader、設(shè)備驅(qū)動程序、人機(jī)界面和主控制應(yīng)用程序等。其中Boot Loader支持系統(tǒng)啟動,程序下載到RAM執(zhí)行和燒寫到Flash存儲器等功能,而人機(jī)界面和主控制應(yīng)用程序則基于設(shè)備驅(qū)動程序?qū)崿F(xiàn)了對于大圓機(jī)系統(tǒng)的控制。 與傳統(tǒng)的基于MCU或工控機(jī)的大圓機(jī)控制系統(tǒng)相比，基于此設(shè)計(jì)方案實(shí)現(xiàn)的控制系統(tǒng)具有低成本、高集成度和高性能等特點(diǎn)，具有較大的實(shí)用價(jià)值和廣闊的應(yīng)用前景。
標(biāo)簽： CPLD ARM 控制系統(tǒng)
上傳時(shí)間： 2013-07-13
上傳用戶：皇族傳媒
數(shù)碼相機(jī)閃光燈充電電路分析 &nbs
標(biāo)簽： 數(shù)碼相機(jī) 充電 分 閃光燈
上傳時(shí)間： 2013-07-17
上傳用戶：小眼睛LSL
H.264/AVC是ITU-T和ISO聯(lián)合推出的新標(biāo)準(zhǔn)，采用了近幾年視頻編碼方面的先進(jìn)技術(shù)，以較高編碼效率和網(wǎng)絡(luò)友好性成為新一代國際視頻編碼標(biāo)準(zhǔn)。 本文以實(shí)現(xiàn)D1格式的H.264/AVC實(shí)時(shí)編碼器為目標(biāo)，作者負(fù)責(zé)系統(tǒng)架構(gòu)設(shè)計(jì)，軟硬件劃分以及部分模塊的硬件算法設(shè)計(jì)與實(shí)現(xiàn)。通過對H.264/AVC編碼器中主要模塊的算法復(fù)雜度的評估，算法特點(diǎn)的分析，同時(shí)考慮到編碼器系統(tǒng)的可伸縮性，可擴(kuò)展性，本文采用了DSP+FPGA的系統(tǒng)架構(gòu)。DSP充當(dāng)核心處理器，而FPGA作為協(xié)處理器，針對編碼器中最復(fù)雜耗時(shí)的模塊一運(yùn)動估計(jì)模塊，設(shè)計(jì)相應(yīng)的硬件加速引擎，以提供編碼器所需要的實(shí)時(shí)性能。 H.264/AVC仍基于以前視頻編碼標(biāo)準(zhǔn)的運(yùn)動補(bǔ)償混合編碼方案，其中一個(gè)主要的不同在于幀間預(yù)測采用了可變塊尺寸的運(yùn)動估計(jì)，同時(shí)運(yùn)動向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用，以及更加精確的亞像素位置的預(yù)測，可以改善運(yùn)動補(bǔ)償精度，提高圖像質(zhì)量和編碼效率，但同時(shí)也大大增加了編碼器的復(fù)雜度，因此需要設(shè)計(jì)專門的硬件加速引擎。 本文給出了1/4像素精度的運(yùn)動估計(jì)基于FPGA的硬件算法設(shè)計(jì)與實(shí)現(xiàn)，包括整像素搜索，像素插值，亞像素(1/2，1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設(shè)計(jì)中，將多處理器技術(shù)和流水線技術(shù)相結(jié)合，提供高性能的并行計(jì)算能力，同時(shí)，采用合理的存儲器組織結(jié)構(gòu)以提供高數(shù)據(jù)吞吐量，滿足運(yùn)算的帶寬要求，并使編碼器具有較好的可伸縮性。最后，在Modelsim環(huán)境下建立測試平臺，完成了對整個(gè)設(shè)計(jì)的RTL級的仿真驗(yàn)證，并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進(jìn)行優(yōu)化，從而使工作頻率最終達(dá)到134MHz，分析數(shù)據(jù)表明該模塊能夠滿足編碼器的實(shí)時(shí)性要求。
標(biāo)簽： DSPFPGA H264 264 AVC
上傳時(shí)間： 2013-07-24
上傳用戶：sn2080395
基于MATLAB 7.0的信號調(diào)制與解調(diào)分析
標(biāo)簽： MATLAB 7.0 信號 調(diào)制與解調(diào)
上傳時(shí)間： 2013-07-21
上傳用戶：user08x
目前的國內(nèi)的CCD高清攝相頭能夠輸出一組視頻信號和數(shù)字圖像信號，雖然視頻信號能夠直接在監(jiān)視器顯示，但是輸出的數(shù)字圖像信號占用存儲空間太大，不便于進(jìn)行傳輸。本文設(shè)計(jì)了一種基于FPGA的數(shù)字圖像壓縮卡。 在過去的十幾年中，國際標(biāo)準(zhǔn)化組織制訂了一系列的國際視頻編碼標(biāo)準(zhǔn)并廣泛應(yīng)用到各種領(lǐng)域。It.264/AVC是ITU-T和ISO聯(lián)合推出的新標(biāo)準(zhǔn)，采用了近幾年視頻編碼方面的先進(jìn)技術(shù)，以較高編碼效率和網(wǎng)絡(luò)友好性成為新一代國際視頻編碼標(biāo)準(zhǔn)。 新發(fā)展的H．264/AVC比原有的視頻編碼標(biāo)準(zhǔn)大幅度提高了編碼效率，但其運(yùn)算復(fù)雜度也大大增加，本文簡要分析了H．264/AVC的復(fù)雜度及其優(yōu)化的途徑，給出了主要模塊的優(yōu)化算法實(shí)驗(yàn)結(jié)果。 H．264/AVC仍基于以前視頻編碼標(biāo)準(zhǔn)的運(yùn)動補(bǔ)償混合編碼方案，主要不同有：增強(qiáng)的運(yùn)動預(yù)測能力，準(zhǔn)確匹配的較小塊變換，自適應(yīng)環(huán)內(nèi)濾波器，增強(qiáng)的熵編碼。測試結(jié)果表明這些新特征使H．264/AVC編碼器提高50％編碼效率的同時(shí)，增加了一個(gè)數(shù)量級的復(fù)雜度。實(shí)際中恰當(dāng)?shù)厥褂肏．264/AVC編碼工具可以較低的實(shí)現(xiàn)復(fù)雜度得到與復(fù)雜配置相當(dāng)?shù)木幋a效率。故實(shí)際編碼系統(tǒng)開發(fā)需要在運(yùn)算復(fù)雜性和編碼效率之間進(jìn)行折衷、兼顧考慮。H．264/AVC引入的新編碼特征既增加基本模塊的復(fù)雜度，也成倍增加算法的復(fù)雜度。針對它們的作用和實(shí)現(xiàn)方法的不同，可采用不同的硬件實(shí)現(xiàn)方法。本文基于上述思路進(jìn)行優(yōu)化，具體的工作包括：針對去塊濾波的復(fù)雜性，本文提出一種適合硬件實(shí)現(xiàn)的算法，使其在節(jié)省了資源的同時(shí)，很好的達(dá)到了標(biāo)準(zhǔn)所定義的性能。針對變換量化的復(fù)雜性，本文提出一種既滿足整體的硬件流水結(jié)構(gòu)，又極大的降低了硬件資源的實(shí)現(xiàn)方法。針對碼率控制的實(shí)現(xiàn)，本文提出了一種有別于傳統(tǒng)實(shí)現(xiàn)方式的算法，在保證實(shí)時(shí)性的同時(shí)，極大的提高了編碼器的性能。本文基于上述算法還進(jìn)行Baseline Profile編碼器的研究，給出了一種實(shí)時(shí)編碼器結(jié)構(gòu)，實(shí)現(xiàn)了對高清圖像格式(720P)的實(shí)時(shí)編碼，并將其和當(dāng)前業(yè)界先進(jìn)水平進(jìn)行了對比，表明本文所實(shí)現(xiàn)得結(jié)構(gòu)能夠達(dá)到當(dāng)前業(yè)界的先進(jìn)水平。
上傳時(shí)間： 2013-07-23
上傳用戶：yepeng139
心血管疾病是當(dāng)今危害人類健康的主要疾病之一，心電圖檢查是臨床上診斷心血管疾病的重要方法。心電圖準(zhǔn)確的自動分析與診斷對于心血管疾病的診斷起著關(guān)鍵的作用，也是國內(nèi)外學(xué)者所熱衷的研究課題。QRS復(fù)合波的檢測是心電自動分析的關(guān)鍵環(huán)節(jié)，檢出的位置精度關(guān)系到后續(xù)處理和分析的正確性和準(zhǔn)確性。 本文在總結(jié)前人工作的基礎(chǔ)上，對基于小波變換的QRS復(fù)合波檢測算法做了深入研究;并針對小波變換算法與心電檢測算法的結(jié)構(gòu)提出了一種硬件實(shí)現(xiàn)方法。本文的主要內(nèi)容包括基于小波變換的心電信號檢測算法設(shè)計(jì)和該算法在FPGA系統(tǒng)上的實(shí)現(xiàn)兩個(gè)部分。 對國內(nèi)外近年內(nèi)發(fā)展起來的各種心電檢測方法進(jìn)行了總結(jié)，并綜合考慮檢出率和硬件實(shí)現(xiàn)的實(shí)時(shí)性等問題，采用小波變換方法對QRS復(fù)合波進(jìn)行檢測。根據(jù)QRs復(fù)合波經(jīng)小波變換后，心電特征波在某些尺度上對應(yīng)有相對明顯的模極值對，通過在對應(yīng)尺度上判斷模極值對，進(jìn)而檢測出對應(yīng)的特征波。 設(shè)計(jì)了基于小波變換的心電信號檢測算法的FPGA實(shí)現(xiàn)系統(tǒng)。系統(tǒng)主要包含三個(gè)模塊：心電信號預(yù)處理模塊、小波分解模塊和檢測模塊。心電信號預(yù)處理模塊對輸入的心電信號進(jìn)行濾波預(yù)處理，以消除工頻干擾和基線漂移。小波分解模塊采用流水線設(shè)計(jì)，即把各層小波分解分成各個(gè)模塊獨(dú)立實(shí)現(xiàn)，以提高運(yùn)算效率。檢測模塊的功能是利用小波分解模塊的輸出結(jié)果在各尺度上尋找模極值對，并根據(jù)檢測策略檢測QRS復(fù)合波。 本文采用Veillog語言對設(shè)計(jì)進(jìn)行了仿真驗(yàn)證，并通過MIT-BIH心律失常標(biāo)準(zhǔn)數(shù)據(jù)庫對本文的設(shè)計(jì)實(shí)現(xiàn)進(jìn)行性能評估，獲得了較好的檢出率。同時(shí)，綜合結(jié)果也表明系統(tǒng)時(shí)鐘能夠工作在較高的頻率，足以滿足高速實(shí)時(shí)對心電信號的處理與檢測。
上傳時(shí)間： 2013-04-24
上傳用戶：daoxiang126
基于布里淵散射的分布式光纖傳感器是當(dāng)前國內(nèi)外研究的熱點(diǎn)。本文介紹了基于布里淵散射的分布式光纖傳感器的的原理、應(yīng)用；布里淵時(shí)域反射技術(shù)(BOTDR)和布里淵時(shí)域分析技術(shù)(BOTDA)的原理。 受激布里淵散射(SBS)的過程中，入射光和散射光滿足耦合振幅方程組。我們對該方程組采用有限差分法進(jìn)行數(shù)值計(jì)算，并用Matlab模擬計(jì)算過程，對布里淵散射信號進(jìn)行分析。 根據(jù)布里淵散射信號的特點(diǎn)，我們采用基于Morlet小波變換的DSP信號算法來處理 BOTDR傳感信號。通過對該算法的核心單元——快速傅立葉變換(FFT)的硬件實(shí)現(xiàn)，我們在Stratix FPGA上實(shí)現(xiàn)了基于Morlet小波變換的DSP算法的硬件電路設(shè)計(jì)。 最后，在此基礎(chǔ)上，我們對電路功能進(jìn)行實(shí)際的仿真和驗(yàn)證，并和Matlab得到結(jié)果進(jìn)行比較和分析。
標(biāo)簽： Morlet BOTDR 小波分析 信號處理
上傳時(shí)間： 2013-07-22
上傳用戶：牛布牛
詳細(xì)的理論分析，可以對模擬電路的理論知識有較為全面透徹的了解
標(biāo)簽： 模電 設(shè)計(jì)分析
上傳時(shí)間： 2013-04-24
上傳用戶：aappkkee
汽車工業(yè)在國民經(jīng)濟(jì)增長中發(fā)揮著越來越重要的作用。近幾年，雖然我國的汽車工業(yè)已經(jīng)得到了飛速的發(fā)展，但汽車ECU(Electronic Control Unit)的設(shè)計(jì)制造一直無法實(shí)現(xiàn)國產(chǎn)化，嚴(yán)重制約了汽車工業(yè)的發(fā)展。針對這個(gè)現(xiàn)狀，本課題對于ECU的設(shè)計(jì)進(jìn)行了初步研究。首次嘗試了基于SOPC技術(shù)的ECU系統(tǒng)設(shè)計(jì)，并利用dSPACE實(shí)時(shí)仿真發(fā)動機(jī)，完成了ECU的硬件在回路仿真，對控制效果進(jìn)行了測試和分析。 目前，市場上的ECU系統(tǒng)都是基于專用單片機(jī)的。本文首先對現(xiàn)有的汽車發(fā)動機(jī)控制器結(jié)構(gòu)進(jìn)行了分析比較，總結(jié)出ECU的主要組成部件；而后通過各類方案的對比，確定了本課題采用基于FPGA的嵌入NIOS Ⅱ軟核的SOPC技術(shù)方案。 之后，進(jìn)行了汽車發(fā)動機(jī)模型搭建和控制算法的設(shè)計(jì)。發(fā)動機(jī)模型以Hendricks提出的均值模型為基礎(chǔ)，參考mathworks公司的發(fā)動機(jī)建模方案進(jìn)行設(shè)計(jì)。并在該模型基礎(chǔ)上，參考Fekete提出的針對多缸發(fā)動機(jī)的基于模型的空燃比控制策略和mathworks發(fā)動機(jī)控制方案，建立了以控制空燃比為核心的發(fā)動機(jī)噴油控制算法。并通過simulink的仿真，驗(yàn)證了模型和算法的合理有效性。 基于系統(tǒng)設(shè)計(jì)總體方案，完成了ECU硬件電路設(shè)計(jì)，并在該系統(tǒng)中完成了上述算法的移植和優(yōu)化。最后，利用dSPACE實(shí)時(shí)仿真發(fā)動機(jī)，進(jìn)行ECU的硬件在回路仿真，對本文設(shè)計(jì)的ECU系統(tǒng)進(jìn)行了測試。證實(shí)了該ECU方案在空燃比控制方面取得了較好的效果。 本論文以大量的圖示形式介紹了發(fā)動機(jī)模型和系統(tǒng)軟硬件設(shè)計(jì)，使得系統(tǒng)結(jié)構(gòu)和軟件流程等一目了然，淺顯易懂。同時(shí)論文中采用的基于SOPC技術(shù)的ECU設(shè)計(jì)具有一定創(chuàng)新性，對于其他ECU系統(tǒng)的開發(fā)和設(shè)計(jì)具有一定指導(dǎo)意義。
標(biāo)簽： FPGA 汽車發(fā)動機(jī) 控制器
上傳時(shí)間： 2013-07-11
上傳用戶：小眼睛LSL
本文的研究內(nèi)容是在激光測距項(xiàng)目基礎(chǔ)上進(jìn)行的，分析了各種激光測距方法的利弊，最終選用脈沖激光測距的實(shí)現(xiàn)方式，并且對脈沖激光測距系統(tǒng)做了深入研究。 本文設(shè)計(jì)了以FPGA為核心的信號處理模塊，實(shí)現(xiàn)了對激光信號的編碼和譯碼、對激光發(fā)射控制時(shí)鐘的分頻、和內(nèi)部PLL倍頻實(shí)現(xiàn)內(nèi)部高頻計(jì)時(shí)時(shí)鐘等，提高了系統(tǒng)的精度和穩(wěn)定性。使用并行脈沖計(jì)數(shù)法，提高了計(jì)時(shí)精度，分析了可能產(chǎn)生誤差的原因，并且對結(jié)果做了相應(yīng)的修正，減小了激光測距系統(tǒng)的誤差。并且制定了四種工作模式，可以根據(jù)不同的實(shí)際環(huán)境選擇相應(yīng)的測距模式，以達(dá)到最好的測量效果。 在接收方面突破以往普通的被動接收方式，提出了利用窗函數(shù)接收回波的主動接收方式，結(jié)合窄帶濾光片的濾光效果，提高了系統(tǒng)的抗干擾性能。從課題要求出發(fā)，本激光測距系統(tǒng)實(shí)現(xiàn)了體積小、功耗低的特點(diǎn)，測量距離相對較近(0.5-50米)，屬于近距測量系統(tǒng)。
標(biāo)簽： FPGA 激光測距 系統(tǒng)研究
上傳時(shí)間： 2013-04-24
上傳用戶：wyaqy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
