液晶驅動芯片sed1335的驅動程序，包括沒有寄存器的詳細說明，歡迎大家下在
上傳時間： 2014-08-26
上傳用戶：天涯
PSoC(可編程片上系統)是Cypress半導體公司生產的包含有8位微處理器核和數字與模擬混合的信號陣列芯片，其應用領域與8位的MCU相同。與8位的MCU的區別在于PSoC的數字周邊資源(如定時器、PWM、UART等等)和模擬周邊資源(放大器、比較器、濾波器等等)以數字模塊和模擬模塊的方式給出。不同型號的PSoC芯片的差異，主要是擁有數字模塊和模擬模塊的數量不同，用戶可以根據自己的需要來定義這些模塊。所有這些預定義的模塊稱為用戶模塊。在PSoC Express出現以前，開發PSoC的應用項目與MCU的應用開發相似，使用PSoC Designer集成開發環境，根據項目的需要調用和配置資源(用戶模塊)，然后編寫代碼(C或匯編)、編譯、調試等步驟，制成目標芯片。
標簽： Cypress PSoC 8位微處理器 可編程片上系統
上傳時間： 2013-12-31
上傳用戶：netwolf
PSoC(可編程片上系統)是Cypress半導體公司生產的包含有8位微處理器核和數字與模擬混合的信號陣列芯片，其應用領域與8位的MCU相同。與8位的MCU的區別在于PSoC的數字周邊資源(如定時器、PWM、UART等等)和模擬周邊資源(放大器、比較器、濾波器等等)以數字模塊和模擬模塊的方式給出。不同型號的PSoC芯片的差異，主要是擁有數字模塊和模擬模塊的數量不同，用戶可以根據自己的需要來定義這些模塊。所有這些預定義的模塊稱為用戶模塊。在PSoC Express出現以前，開發PSoC的應用項目與MCU的應用開發相似，使用PSoC Designer集成開發環境，根據項目的需要調用和配置資源(用戶模塊)，然后編寫代碼(C或匯編)、編譯、調試等步驟，制成目標芯片
標簽： Cypress PSoC 8位微處理器 可編程片上系統
上傳時間： 2016-06-01
上傳用戶：tonyshao
PSoC(可編程片上系統)是Cypress半導體公司生產的包含有8位微處理器核和數字與模擬混合的信號陣列芯片，其應用領域與8位的MCU相同。與8位的MCU的區別在于PSoC的數字周邊資源(如定時器、PWM、UART等等)和模擬周邊資源(放大器、比較器、濾波器等等)以數字模塊和模擬模塊的方式給出。不同型號的PSoC芯片的差異，主要是擁有數字模塊和模擬模塊的數量不同，用戶可以根據自己的需要來定義這些模塊。所有這些預定義的模塊稱為用戶模塊。在PSoC Express出現以前，開發PSoC的應用項目與MCU的應用開發相似，使用PSoC Designer集成開發環境，根據項目的需要調用和配置資源(用戶模塊)，然后編寫代碼(C或匯編)、編譯、調試等步驟，制成目標芯片
標簽： Cypress PSoC 8位微處理器 可編程片上系統
上傳時間： 2016-06-01
上傳用戶：小草123
PSoC(可編程片上系統)是Cypress半導體公司生產的包含有8位微處理器核和數字與模擬混合的信號陣列芯片，其應用領域與8位的MCU相同。與8位的MCU的區別在于PSoC的數字周邊資源(如定時器、PWM、UART等等)和模擬周邊資源(放大器、比較器、濾波器等等)以數字模塊和模擬模塊的方式給出。不同型號的PSoC芯片的差異，主要是擁有數字模塊和模擬模塊的數量不同，用戶可以根據自己的需要來定義這些模塊。所有這些預定義的模塊稱為用戶模塊。在PSoC Express出現以前，開發PSoC的應用項目與MCU的應用開發相似，使用PSoC Designer集成開發環境，根據項目的需要調用和配置資源(用戶模塊)，然后編寫代碼(C或匯編)、編譯、調試等步驟，制成目標芯片
標簽： Cypress PSoC 8位微處理器 可編程片上系統
上傳時間： 2013-12-21
上傳用戶：leehom61
PSoC(可編程片上系統)是Cypress半導體公司生產的包含有8位微處理器核和數字與模擬混合的信號陣列芯片，其應用領域與8位的MCU相同。與8位的MCU的區別在于PSoC的數字周邊資源(如定時器、PWM、UART等等)和模擬周邊資源(放大器、比較器、濾波器等等)以數字模塊和模擬模塊的方式給出。不同型號的PSoC芯片的差異，主要是擁有數字模塊和模擬模塊的數量不同，用戶可以根據自己的需要來定義這些模塊。所有這些預定義的模塊稱為用戶模塊。在PSoC Express出現以前，開發PSoC的應用項目與MCU的應用開發相似，使用PSoC Designer集成開發環境，根據項目的需要調用和配置資源(用戶模塊)，然后編寫代碼(C或匯編)、編譯、調試等步驟，制成目標芯片
標簽： Cypress PSoC 8位微處理器 可編程片上系統
上傳時間： 2016-06-01
上傳用戶：ryb
基于VHDL8路搶答器系統設計報告，7128S芯片的，有需要的朋友可以
上傳時間： 2014-01-01
上傳用戶：zwei41
分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對于時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先這種方法可以節省鎖相環資源，再者，這種方式只消耗不多的邏輯單元就可以達到對時鐘操作的目的。 偶數倍分頻：偶數倍分頻應該是大家都比較熟悉的分頻，通過計數器計數是完全可以實現的。如進行N倍偶數分頻，那么可以通過由待分頻的時鐘觸發計數器計數，當計數器從0計數到N/2-1時，輸出時鐘進行翻轉，并給計數器一個復位信號，使得下一個時鐘從零開始計數。以此循環下去。這種方法可以實現任意的偶數分頻。
上傳時間： 2016-06-14
上傳用戶：wpwpwlxwlx
現代通信越來越依靠全數字處理技術, 通信系統中的全數字調制解調意味著發射機 及接收機將全部采用數字信號處理(DSP) 算法, 從而整個通信系統就可以用DSP 芯片或超 大規模集成電路(VL S I) 器件來實現。對全數字BPSK 調制解調系統采用計算機仿真的方法 進行研究能清楚地了解通信系統中所運用的數字信號處理技術, 包括信息源、發送和接收 濾波器、內插器以及判決器等全部采用數字信號處理算法來實現。文章給出了BPSK 調制 解調系統各個模塊的算法和結構, 運用MA TLAB 軟件進行了仿真, 得出了各個部分的時域 和頻域波形圖, 系統仿真的設計方法對Q PSK、16QAM 等全數字調制解調系統的硬件實現 具有實際的指導意義。
上傳時間： 2016-06-15
上傳用戶：qwe1234
現代通信越來越依靠全數字處理技術, 通信系統中的全數字調制解調意味著發射機 及接收機將全部采用數字信號處理(DSP) 算法, 從而整個通信系統就可以用DSP 芯片或超 大規模集成電路(VL S I) 器件來實現。對全數字BPSK 調制解調系統采用計算機仿真的方法 進行研究能清楚地了解通信系統中所運用的數字信號處理技術, 包括信息源、發送和接收 濾波器、內插器以及判決器等全部采用數字信號處理算法來實現。文章給出了BPSK 調制 解調系統各個模塊的算法和結構, 運用MA TLAB 軟件進行了仿真, 得出了各個部分的時域 和頻域波形圖, 系統仿真的設計方法對Q PSK、16QAM 等全數字調制解調系統的硬件實現 具有實際的指導意義。
上傳時間： 2014-01-17
上傳用戶：Breathe0125
