亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

轉(zhuǎn)(zhuǎn)化器

  • SEED-XDS560PLUS仿真器驅(qū)動(dòng)

    SEED-XDS560PLUS仿真器驅(qū)動(dòng)

    標(biāo)簽: SEED-XDS PLUS 560 仿真器

    上傳時(shí)間: 2013-06-16

    上傳用戶(hù):tyler

  • 八路搶答器的課程設(shè)計(jì)

    搶答器除具有基本的搶答功能外,還具有定時(shí)、計(jì)時(shí)和報(bào)警功能。

    標(biāo)簽: 搶答器

    上傳時(shí)間: 2013-04-24

    上傳用戶(hù):pwcsoft

  • 基于FPGA的32位RISC處理器設(shè)計(jì)與實(shí)現(xiàn)

    隨著SOC技術(shù)、IP技術(shù)以及集成電路技術(shù)的發(fā)展,RISC軟核處理器的研究與開(kāi)發(fā)設(shè)計(jì)開(kāi)始受到了人們的重視。基于FPGA的RISC軟核處理器在各個(gè)行業(yè)開(kāi)始得到了廣泛的應(yīng)用,特別是在一些基于FPGA的嵌入式系統(tǒng)中有著越來(lái)越廣泛的應(yīng)用前景。 該論文在研究了大量國(guó)內(nèi)外技術(shù)文獻(xiàn)的基礎(chǔ)上,總結(jié)了RISC處理器發(fā)展的現(xiàn)狀與水平。認(rèn)真分析了RISC處理器的基本結(jié)構(gòu),包括總線(xiàn)結(jié)構(gòu),流水線(xiàn)處理的原理,以及流水線(xiàn)數(shù)據(jù)通路和流水線(xiàn)控制的原理;并詳細(xì)分析了該設(shè)計(jì)采用的指令集——MIPS指令集的內(nèi)在結(jié)構(gòu)。設(shè)計(jì)出了一個(gè)32位RISC軟核處理器,這個(gè)軟核處理器采用五級(jí)流水線(xiàn)結(jié)構(gòu),能完成加法、減法、邏輯與、邏輯或、左移右移等算術(shù)邏輯操作,以及它們的組合操作。通過(guò)軟件仿真和在Altera的FPGA開(kāi)發(fā)板上進(jìn)行驗(yàn)證,證明了所設(shè)計(jì)的32位RISC處理器能準(zhǔn)確的執(zhí)行所選用的MIPS指令集,運(yùn)行速度能達(dá)到30MHz,功能良好。 通過(guò)對(duì)所設(shè)計(jì)對(duì)象特點(diǎn)及其可行性的研究,選用了Altera公司QuartusⅡ軟件作為設(shè)計(jì)與仿真驗(yàn)證的環(huán)境。在設(shè)計(jì)方法上,該課題采用了自頂向下的設(shè)計(jì)方法。在設(shè)計(jì)過(guò)程中采用了邊設(shè)計(jì)邊驗(yàn)證這種設(shè)計(jì)與驗(yàn)證相結(jié)合的設(shè)計(jì)流程,大大提高了設(shè)計(jì)的可靠性。該課題在設(shè)計(jì)過(guò)程中還提出了兩個(gè)有效的設(shè)計(jì)思路:第一是在32位寄存器的設(shè)計(jì)中利用FPGA的內(nèi)部RAM資源來(lái)設(shè)計(jì),減少了傳輸延時(shí),提高了運(yùn)行速度,并大大減少了對(duì)FPGA內(nèi)部資源的占用;第二是在系統(tǒng)架構(gòu)上采用了柔性化的設(shè)計(jì)方法,使得設(shè)計(jì)可以根據(jù)實(shí)際的需求適當(dāng)?shù)脑鰷p相應(yīng)的部件,以達(dá)到需求與性能的統(tǒng)一。這兩個(gè)方法都有效地解決了設(shè)計(jì)中出現(xiàn)的問(wèn)題,提高了處理器的性能。

    標(biāo)簽: FPGA RISC 處理器

    上傳時(shí)間: 2013-07-21

    上傳用戶(hù):caozhizhi

  • 四電壓比較器LM339的典型應(yīng)用實(shí)例

    四電壓比較器LM339的典型應(yīng)用實(shí)例: LM339集成塊內(nèi)部裝有四個(gè)獨(dú)立的電壓比較器,該電壓比較器的特點(diǎn)是:1)失調(diào)電壓小,典型值為2mV;2)電源電壓范圍寬,單電源為2-36V,雙電源電壓為±1V-

    標(biāo)簽: 339 LM 四電壓比較器 典型

    上傳時(shí)間: 2013-07-11

    上傳用戶(hù):gaojiao1999

  • WiMAX接收機(jī)中AGC的算法研究和FPGA實(shí)現(xiàn)

    用戶(hù)對(duì)寬帶無(wú)線(xiàn)接入業(yè)務(wù)、尤其是對(duì)于寬帶無(wú)線(xiàn)化以及移動(dòng)化的需求日益增加,使無(wú)線(xiàn)寬帶接入技術(shù)WiMAX(World interoperability for Microwave Access,即全球微波接入互操作性技術(shù))應(yīng)運(yùn)而生、迅猛發(fā)展,成為這兩年業(yè)界關(guān)注的焦點(diǎn)。除了通常的互聯(lián)網(wǎng)接入應(yīng)用外,它還將在提供IPTV和VOIP等寬帶業(yè)務(wù)方面取得成功,它還有可能成為一種先進(jìn)的4G蜂窩電話(huà)技術(shù)。WiMAX未來(lái)將進(jìn)入蜂窩電話(huà)、筆記本電腦和機(jī)頂盒等應(yīng)用中。 本文在介紹WiMAX傳輸標(biāo)準(zhǔn)802.16d基礎(chǔ)上,詳細(xì)闡述了WiMAX接收機(jī)中信道解調(diào)芯片中的自動(dòng)增益控制(Automatic Gain Control,AGC)部分。首先介紹了自動(dòng)增益控制系統(tǒng)的基本組成和其主要特性指標(biāo),通過(guò)對(duì)一個(gè)步進(jìn)式AGC的分析,得到AGC模型的輸出公式。然后針對(duì)WiMAX接收機(jī)內(nèi)AGC系統(tǒng)中的模數(shù)轉(zhuǎn)換器以及AGC電路進(jìn)行介紹和理論分析。本文采用SPW(Signal Processing WorkSystem)模型對(duì)AGC電路基本結(jié)構(gòu)的算法分析,并結(jié)合仿真結(jié)果對(duì)AGC電路做了詳盡解說(shuō)并對(duì)參數(shù)進(jìn)行了解釋說(shuō)明。 最后給出了基于SPW和FPGA(Field Programmable Gate Array)驗(yàn)證的結(jié)果。通過(guò)SPW對(duì)AGC進(jìn)行了單獨(dú)的性能測(cè)試,并結(jié)合整個(gè)系統(tǒng)的性能測(cè)試來(lái)說(shuō)明AGC可以和系統(tǒng)的其他模塊協(xié)同工作。在FPGA測(cè)試中,可以證明用Verilog實(shí)現(xiàn)后AGC也同樣能較好的工作。 本文實(shí)現(xiàn)的基于導(dǎo)頻的步進(jìn)式的數(shù)字AGC是針對(duì)WiMAX系統(tǒng)的自動(dòng)增益控制電路提出的解決方案。此算法結(jié)合WiMAX系統(tǒng)的傳輸方式,提出的算法具有迅速鎖定信號(hào)的特點(diǎn),能夠滿(mǎn)足WiMAX系統(tǒng)的要求。同時(shí),由于各種關(guān)鍵參數(shù)設(shè)計(jì)為寄存器可配的方式,具有很好的靈活性,也就具有了更高的移植性,可以作為一種通用的數(shù)字AGC算法。

    標(biāo)簽: WiMAX FPGA AGC 接收

    上傳時(shí)間: 2013-04-24

    上傳用戶(hù):zhanditian

  • 熱電偶冷端溫度補(bǔ)償器的研制

    在溫差電偶實(shí)驗(yàn)中,要保持冷端溫度恒定,通常是將其冷端置于冰水混和物中。這種方法需要制冰,實(shí)驗(yàn)準(zhǔn)備復(fù)雜,且效果也不很理想。對(duì)實(shí)驗(yàn)進(jìn)行改進(jìn),制作一臺(tái)冷端溫度補(bǔ)償器,用其取代冰水混和物。實(shí)踐證明,補(bǔ)償器工作

    標(biāo)簽: 熱電偶 溫度 補(bǔ)償器

    上傳時(shí)間: 2013-05-27

    上傳用戶(hù):hongmo

  • 基于JTAG口的ARM編程器研究與開(kāi)發(fā)

    ARM微處理器的應(yīng)用已經(jīng)遍及工業(yè)控制、消費(fèi)類(lèi)電子產(chǎn)品、通信系統(tǒng)、網(wǎng)絡(luò)系統(tǒng)、無(wú)線(xiàn)系統(tǒng)等各類(lèi)產(chǎn)品市場(chǎng),占領(lǐng)了32位RISC微處理器75%以上的市場(chǎng)份額。 本文設(shè)計(jì)的基于JTAG接口的ARM編程器,以ARM微處理器作為CPU,利用其JTAG接口對(duì)Flash在線(xiàn)編程的技術(shù),給以ARM為內(nèi)核的應(yīng)用板(數(shù)控系統(tǒng)硬件平臺(tái))進(jìn)行快速軟件升級(jí)。在分析相關(guān)技術(shù)的基礎(chǔ)上,給出了系統(tǒng)的總體設(shè)計(jì)方案,設(shè)計(jì)了系統(tǒng)的硬件和軟件。 首先詳細(xì)分析了JTAG技術(shù)、USB技術(shù)和Modem通信原理。編程器以USB口和RS-232口作為通信接口,以JTAG接口作為調(diào)試接口和編程接口。 其次,在分析編程器需求的基礎(chǔ)上,給出了系統(tǒng)的總體設(shè)計(jì)方案,選擇了主要的部件。系統(tǒng)硬件的核心部件采用了Philips LPC2144ARM芯片,擴(kuò)展了JTAG接口、USB接口、Modem接口,同時(shí)又構(gòu)造出了一個(gè)JTAG接口。該芯片具有SPI總線(xiàn),采用與SPI兼容的外部Flash作為存儲(chǔ)器。編程器軟件在ADS集成開(kāi)發(fā)環(huán)境下開(kāi)發(fā)調(diào)試。 最后,對(duì)編程器技術(shù)實(shí)現(xiàn)上的不足作了分析和編程器設(shè)計(jì)的不完善之處作了總結(jié),并對(duì)編程器的發(fā)展趨勢(shì)作了探討和展望。

    標(biāo)簽: JTAG ARM 編程器

    上傳時(shí)間: 2013-06-16

    上傳用戶(hù):mylinden

  • 基于STM32的雙極性逆變器軟件

    基于STM32的雙極性逆變器軟件,用于對(duì)逆變電源的研究,里面有雙極性SPWM數(shù)組的計(jì)算公式

    標(biāo)簽: STM 32 雙極性 逆變器

    上傳時(shí)間: 2013-05-24

    上傳用戶(hù):lx9076

  • 高效的CABAC解碼器設(shè)計(jì)及FPGA實(shí)現(xiàn)

    H.264/AVC是ITU與ISO/IEC(International Standard Organization/Intemational Electrotechnical Commission國(guó)際標(biāo)準(zhǔn)化組織/國(guó)際電工委員會(huì))聯(lián)合推出的活動(dòng)圖像編碼標(biāo)準(zhǔn)。作為最新的國(guó)際視頻編碼標(biāo)準(zhǔn),H.264/AVC與MPEG-4、H.263等視頻編碼標(biāo)準(zhǔn)相比,性能有了很大提高,并已在流媒體、數(shù)字電視、電話(huà)會(huì)議、視頻存儲(chǔ)等諸多領(lǐng)域得到廣泛的應(yīng)用。基于上下文的自適應(yīng)二進(jìn)制算術(shù)編碼(Conrext-based Adaptive Binary Arithmetic Coding,CABAC)是H.264/AVC的兩個(gè)熵編碼方案之一,相對(duì)于另一熵編碼方案-CAVLC(基于上下文的自適應(yīng)可變長(zhǎng)編碼),CABAC具有更高的數(shù)據(jù)壓縮率:在同等編碼質(zhì)量下要比CAVLC提高10%~15%的壓縮率。CABAC能實(shí)現(xiàn)很高的數(shù)據(jù)壓縮率,但這是以增加實(shí)現(xiàn)的復(fù)雜性為代價(jià)的。在已有的硬件實(shí)現(xiàn)方法上,CABAC的解碼效率并不高。 論文在深入研究CABAC解碼算法及其實(shí)現(xiàn)流程,并在仔細(xì)分析了H.264/AVC碼流結(jié)構(gòu)的基礎(chǔ)上,總結(jié)出了影響CABAC解碼效率的各個(gè)環(huán)節(jié),并以此為出發(fā)點(diǎn),對(duì)CABAC解碼所需中的各個(gè)功能模塊進(jìn)行了優(yōu)化設(shè)計(jì),設(shè)計(jì)出一種新的CABAC解碼器結(jié)構(gòu),相對(duì)于一般的CABAC解碼器,它的解碼效率得到了顯著提高。論文針對(duì)影響CABAC解碼過(guò)程的"瓶頸"問(wèn)題一多次訪(fǎng)問(wèn)存儲(chǔ)部件影響解碼速率,提出了新的存儲(chǔ)組織方式,并根據(jù)CABAC的碼流結(jié)構(gòu)特性,采用4個(gè)子解碼器級(jí)聯(lián)的方式來(lái)進(jìn)一步提高解碼速率。 最后,用Verilog語(yǔ)言對(duì)所設(shè)計(jì)的CABAC解碼器進(jìn)行了描述,用EDA軟件對(duì)其進(jìn)行了仿真,并在FPGA上驗(yàn)證了其功能,結(jié)果顯示,該CABAC解碼器結(jié)構(gòu)顯著提高了解碼效率,能夠滿(mǎn)足高檔次實(shí)時(shí)通訊的要求。

    標(biāo)簽: CABAC FPGA 解碼器

    上傳時(shí)間: 2013-07-03

    上傳用戶(hù):huazi

  • 基于DSPFPGA的H264AVC實(shí)時(shí)編碼器

    H.264/AVC是ITU-T和ISO聯(lián)合推出的新標(biāo)準(zhǔn),采用了近幾年視頻編碼方面的先進(jìn)技術(shù),以較高編碼效率和網(wǎng)絡(luò)友好性成為新一代國(guó)際視頻編碼標(biāo)準(zhǔn)。 本文以實(shí)現(xiàn)D1格式的H.264/AVC實(shí)時(shí)編碼器為目標(biāo),作者負(fù)責(zé)系統(tǒng)架構(gòu)設(shè)計(jì),軟硬件劃分以及部分模塊的硬件算法設(shè)計(jì)與實(shí)現(xiàn)。通過(guò)對(duì)H.264/AVC編碼器中主要模塊的算法復(fù)雜度的評(píng)估,算法特點(diǎn)的分析,同時(shí)考慮到編碼器系統(tǒng)的可伸縮性,可擴(kuò)展性,本文采用了DSP+FPGA的系統(tǒng)架構(gòu)。DSP充當(dāng)核心處理器,而FPGA作為協(xié)處理器,針對(duì)編碼器中最復(fù)雜耗時(shí)的模塊一運(yùn)動(dòng)估計(jì)模塊,設(shè)計(jì)相應(yīng)的硬件加速引擎,以提供編碼器所需要的實(shí)時(shí)性能。 H.264/AVC仍基于以前視頻編碼標(biāo)準(zhǔn)的運(yùn)動(dòng)補(bǔ)償混合編碼方案,其中一個(gè)主要的不同在于幀間預(yù)測(cè)采用了可變塊尺寸的運(yùn)動(dòng)估計(jì),同時(shí)運(yùn)動(dòng)向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用,以及更加精確的亞像素位置的預(yù)測(cè),可以改善運(yùn)動(dòng)補(bǔ)償精度,提高圖像質(zhì)量和編碼效率,但同時(shí)也大大增加了編碼器的復(fù)雜度,因此需要設(shè)計(jì)專(zhuān)門(mén)的硬件加速引擎。 本文給出了1/4像素精度的運(yùn)動(dòng)估計(jì)基于FPGA的硬件算法設(shè)計(jì)與實(shí)現(xiàn),包括整像素搜索,像素插值,亞像素(1/2,1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設(shè)計(jì)中,將多處理器技術(shù)和流水線(xiàn)技術(shù)相結(jié)合,提供高性能的并行計(jì)算能力,同時(shí),采用合理的存儲(chǔ)器組織結(jié)構(gòu)以提供高數(shù)據(jù)吞吐量,滿(mǎn)足運(yùn)算的帶寬要求,并使編碼器具有較好的可伸縮性。最后,在Modelsim環(huán)境下建立測(cè)試平臺(tái),完成了對(duì)整個(gè)設(shè)計(jì)的RTL級(jí)的仿真驗(yàn)證,并針對(duì)Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進(jìn)行優(yōu)化,從而使工作頻率最終達(dá)到134MHz,分析數(shù)據(jù)表明該模塊能夠滿(mǎn)足編碼器的實(shí)時(shí)性要求。

    標(biāo)簽: DSPFPGA H264 264 AVC

    上傳時(shí)間: 2013-07-24

    上傳用戶(hù):sn2080395

主站蜘蛛池模板: 安阳县| 枝江市| 洞口县| 嘉善县| SHOW| 长沙县| 永宁县| 宿州市| 远安县| 黄冈市| 云安县| 平度市| 蒙城县| 正蓝旗| 佳木斯市| 武城县| 遂昌县| 天祝| 宁远县| 临汾市| 宝清县| 镇雄县| 东海县| 萨迦县| 彩票| 浠水县| 阿坝县| 阿瓦提县| 西安市| 合作市| 板桥市| 千阳县| 旺苍县| 揭东县| 水城县| 太谷县| 嘉义市| 郎溪县| 琼结县| 游戏| 太和县|