<strike id="kmkom"></strike>
arm9_fpga2_verilog是一個(gè)可以綜合的用verilog寫(xiě)的arm9的ip軟核，對(duì)學(xué)習(xí)arm和FPGA開(kāi)發(fā)有幫助。
標(biāo)簽： verilog fpga arm9 arm
上傳時(shí)間： 2013-08-23
上傳用戶：xlcky
用VHDl設(shè)計(jì)UART的文章，使用QuartusII平臺(tái)
標(biāo)簽： VHDl UART
上傳時(shí)間： 2013-08-24
上傳用戶：sc965382896
單片機(jī)用總線方式與CPLD系統(tǒng)進(jìn)行通信。
標(biāo)簽： CPLD 單片機(jī) 總線 方式
上傳時(shí)間： 2013-08-25
上傳用戶：風(fēng)行天下
我做畢業(yè)設(shè)計(jì)用的單片機(jī)仿真教程，希望對(duì)各位有用
標(biāo)簽： 畢業(yè)設(shè)計(jì) 單片機(jī) 仿真教程
上傳時(shí)間： 2013-08-26
上傳用戶：libinxny
用WINCE進(jìn)行嵌入式開(kāi)發(fā)的源代碼開(kāi)發(fā)板S3C2410
標(biāo)簽： S3C2410 WINCE 嵌入式開(kāi)發(fā) 源代碼
上傳用戶：onewq
本人認(rèn)為是一本很適合FPGA初學(xué)者參考用的好書(shū)
標(biāo)簽： FPGA 初學(xué)者
上傳時(shí)間： 2013-08-27
上傳用戶：小楓殘?jiān)?/p>
用FPGA實(shí)現(xiàn)任意波形發(fā)生器的源代碼，另外還包括FPGA實(shí)現(xiàn)UART，從而與MCU實(shí)現(xiàn)串行通信。
標(biāo)簽： FPGA 任意波形發(fā)生器 源代碼
上傳用戶：llwap
描述了用CoolRunner CPLD實(shí)現(xiàn)mp3 player的一種方法，值得學(xué)習(xí)
標(biāo)簽： CoolRunner player CPLD mp3
上傳時(shí)間： 2013-08-28
上傳用戶：chenhr
用vhdl實(shí)現(xiàn)的除法器
標(biāo)簽： vhdl 除法器
上傳用戶：wd450412225
本程序用VHDL語(yǔ)言編程實(shí)現(xiàn)FPGA對(duì)點(diǎn)陣液晶1602的驅(qū)動(dòng)\r\n
標(biāo)簽： VHDL FPGA 1602 語(yǔ)言
上傳時(shí)間： 2013-08-29
上傳用戶：一諾88
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
