提出一種利用FPGA實(shí)現(xiàn)相關(guān)干涉儀測(cè)向算法的方法，給出了測(cè)向系統(tǒng)的結(jié)構(gòu)和組成框圖，并詳細(xì)介紹了FPGA內(nèi)部模塊的劃分及設(shè)計(jì)流程，最后結(jié)合實(shí)際設(shè)計(jì)出一種實(shí)現(xiàn)方案，并討論了該方案在寬帶測(cè)向中較原有實(shí)現(xiàn)方式的優(yōu)勢(shì)。為了使算法更適于FPGA實(shí)現(xiàn)，提出了一種新的相位樣本選取方法，并仿真驗(yàn)證了該方法與傳統(tǒng)方法的等效性。
上傳時(shí)間： 2013-11-11
上傳用戶：1142895891
介紹了AES中,SubBytes算法在FPGA的具體實(shí)現(xiàn).構(gòu)造SubBytes的S-Box轉(zhuǎn)換表可以直接查找ROM表來(lái)實(shí)現(xiàn).通過(guò)分析SubBytes算法得到一種可行性硬件邏輯電路,從而實(shí)現(xiàn)SubBytes變換的功能.
標(biāo)簽： SubBytes FPGA AES 算法
上傳時(shí)間： 2013-11-30
上傳用戶：hzy5825468
設(shè)計(jì)了一種基于FPGA純硬件方式實(shí)現(xiàn)方向?yàn)V波的指紋圖像增強(qiáng)算法。設(shè)計(jì)采用寄存器傳輸級(jí)（RTL）硬件描述語(yǔ)言（Verilog HDL），利用時(shí)分復(fù)用和流水線處理等技術(shù)，完成了方向?yàn)V波指紋圖像增強(qiáng)算法在FPGA上的實(shí)現(xiàn)。整個(gè)系統(tǒng)通過(guò)了Modelsim的仿真驗(yàn)證并在Terasic公司的DE2平臺(tái)上完成了硬件測(cè)試。設(shè)計(jì)共消耗了3716個(gè)邏輯單元，最高處理速度可達(dá)92.93MHz。以50MHz頻率工作時(shí)，可在0.5s以內(nèi)完成一幅256×256指紋圖像的增強(qiáng)處理。
標(biāo)簽： FPGA 方向 指紋 圖像增強(qiáng)算法
上傳時(shí)間： 2013-10-12
上傳用戶：攏共湖塘
為有效控制固態(tài)功率調(diào)制設(shè)備,提高系統(tǒng)的可調(diào)性和穩(wěn)定性,介紹了一種基于現(xiàn)場(chǎng)可編程門陣列( FPGA)和微控制器(MCU) 的多路高壓IGBT 驅(qū)動(dòng)觸發(fā)器的設(shè)計(jì)方法和實(shí)現(xiàn)電路。該觸發(fā)器可選擇內(nèi)或外觸發(fā)信號(hào),可遙控或本控,能產(chǎn)生多路頻率、寬度和延時(shí)獨(dú)立可調(diào)的脈沖信號(hào),信號(hào)的輸入輸出和傳輸都使用光纖。將該觸發(fā)器用于高壓IGBT(3300 V/ 800 A) 感應(yīng)疊加脈沖發(fā)生器中進(jìn)行實(shí)驗(yàn)測(cè)試,給出了實(shí)驗(yàn)波形。結(jié)果表明,該多路高壓IGBT驅(qū)動(dòng)觸發(fā)器輸出脈沖信號(hào)達(dá)到了較高的調(diào)整精度,頻寬’脈寬及延時(shí)可分別以步進(jìn)1 Hz、0. 1μs、0. 1μs 進(jìn)行調(diào)整,滿足了脈沖發(fā)生器的要求,提高了脈沖功率調(diào)制系統(tǒng)的性能。
標(biāo)簽： FPGA IGBT 多路 驅(qū)動(dòng)
上傳時(shí)間： 2013-10-22
上傳用戶：zhulei420
高速串并轉(zhuǎn)換器的設(shè)計(jì)是FPGA 設(shè)計(jì)的一個(gè)重要方面,傳統(tǒng)設(shè)計(jì)方法由于采用FPGA 的內(nèi)部邏輯資源來(lái)實(shí)現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗(yàn)證平臺(tái)中多路高速串并轉(zhuǎn)換器的設(shè)計(jì)為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計(jì)方法和16 路1 :8 串并轉(zhuǎn)換器的實(shí)現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計(jì)的多路串并轉(zhuǎn)換器可以實(shí)現(xiàn)800 Mbit/ s 輸入信號(hào)的串并轉(zhuǎn)換,并且減少了設(shè)計(jì)復(fù)雜度,縮短了開(kāi)發(fā)周期,能滿足設(shè)計(jì)要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場(chǎng)可編程邏輯陣列;Xilinx ; ISERDES
標(biāo)簽： FPGA 多路 串并轉(zhuǎn)換
上傳時(shí)間： 2013-11-03
上傳用戶：王小奇
帶解碼四路無(wú)線遙控接收模塊
上傳時(shí)間： 2013-11-13
上傳用戶：小眼睛LSL
介紹了網(wǎng)絡(luò)控制系統(tǒng)的基本概念，利用Matlab建立了一個(gè)網(wǎng)絡(luò)控制系統(tǒng)仿真平臺(tái)，實(shí)現(xiàn)了對(duì)網(wǎng)絡(luò)控制系統(tǒng)的實(shí)時(shí)仿真，并重點(diǎn)對(duì)控制器的算法進(jìn)行了研究，給出了模糊PID控制器與PID控制器的仿真結(jié)果對(duì)比。結(jié)果證明，模糊PID可以很好地應(yīng)用于網(wǎng)絡(luò)控制。
標(biāo)簽： Matlab 網(wǎng)絡(luò)控制系統(tǒng) 模糊控制 應(yīng)用研究
上傳時(shí)間： 2013-10-20
上傳用戶：langliuer
基于通用GPU并行計(jì)算技術(shù)，結(jié)合遙感圖像數(shù)據(jù)融合處理特點(diǎn)，利用NVIDIA公司的CUDA編程框架，在其 GPU平臺(tái)上對(duì)BROVEY變換和YIQ變換融合算法進(jìn)行了并行研究與實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明，隨著遙感圖像融合算法的計(jì)算復(fù)雜度、融合處理的問(wèn)題規(guī)模逐漸增加，GPU并行處理的加速性能優(yōu)勢(shì)也逐漸增大，GPU通用計(jì)算技術(shù)在遙感信息處理領(lǐng)域具有廣闊的應(yīng)用前景。
上傳時(shí)間： 2013-12-10
上傳用戶：kangqiaoyibie
傳統(tǒng)空時(shí)自適應(yīng)處理（STAP）算法不能抑制和導(dǎo)航信號(hào)同一方向的窄帶干擾并且輸出信干噪比不理想。針對(duì)此問(wèn)題，本文提出了一種結(jié)合加權(quán)波束的改進(jìn)STAP抗干擾算法。這種新的算法能有效地抑制窄帶和寬帶干擾，并提升了輸出信干噪比（SINR）。
標(biāo)簽： STAP 加權(quán) 波束形成 抗干擾
上傳時(shí)間： 2013-11-05
上傳用戶：yph853211
選擇映射法（SLM）和概率類算法都可以降低OFDM （Orthogonal Frequency Division Multiplexing）系統(tǒng)的PAPR（Peak to Average Power Ratio），傳統(tǒng)SLM算法自身較為復(fù)雜，但由于其優(yōu)良的性能，棄之可惜。研究表明，SLM算法和限幅類算法在性能上具有一定的互補(bǔ)性。任何一個(gè)算法未必能達(dá)到抑制PAPR的理想效果，在深入研究了兩個(gè)算法的基礎(chǔ)上，將其優(yōu)點(diǎn)聯(lián)合起來(lái)，以達(dá)到降低OFDM系統(tǒng)PAPR的目的。最后對(duì)聯(lián)合改進(jìn)算法進(jìn)行了分析與仿真，并驗(yàn)證了聯(lián)合改進(jìn)算法的有效性和可行性
上傳時(shí)間： 2013-11-22
上傳用戶：xinhaoshan2016
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
