亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

費控關于明確費控管理系統上線相關要求的通知

  • 基于ARM的噴墨打印機的關鍵技術研究與實現

    早期的噴墨打印機由于其設計開發成本相對較高,僅僅用于一些專業印刷系統或者廣告設計行業。近年來,噴墨打印技術的成本大幅度下降,打印效果顯著改善。從最初的效果粗糙、輸出緩慢、耗時較長,發展到現在的照片級效果、輸出快速、操作簡便,特別是最新的噴墨打印機整合了數碼功能,這種類型的打印機具有很強的趣味性,它能根據打印用戶的不同要求,打印出各種非常有趣的家庭數碼影像效果出來。 本文首先研究了目前市場上幾個主流廠商的噴墨打印技術的特點,最新進展以及相關技術。這些信息可以作為自身產品設計的一個重要參考,從而可以根據市場需求和產品自身定位,設計好噴墨打印機產品的規格要求,提高其在市場上的競爭力。 噴墨打印機的性價比是產品能否被用戶接受的關鍵因素,本文對噴墨打印機軟硬件平臺的構建進行了研究,并基于對性能和價格的綜合考慮,提出了本文的噴墨打印機軟硬件平臺。 噴墨打印機的相關技術很多,在知識產權方面,幾個主要的打印機廠商在許多國家和地區均有成千上萬篇專利對他們的產品進行保護。 本文主要研究其中的Boot loader的實現,Printhead溫度的控制以及Printhead的打印控制這三個關鍵技術,并針對這些關鍵技術的基本原理及其實現方法進行了深入的研究。 本文對噴墨打印機的相關核心技術做了比較深入的研究,這些研究工作對于有志于噴墨打印機開發的相關技術人員有較好的參考意義,同時,基于ARM的噴墨打印機系統,又是一個典型的嵌入式系統,這對其它嵌入式系統的設計也有較好的借鑒意義。

    標簽: ARM 噴墨打印機 關鍵技術

    上傳時間: 2013-07-13

    上傳用戶:yx007699

  • 基于FPGA的8位增強型CPU設計與驗證

    隨著信息技術的發展,系統級芯片SoC(System on a Chip)成為集成電路發展的主流。SoC技術以其成本低、功耗小、集成度高的優勢正廣泛地應用于嵌入式系統中。通過對8位增強型CPU內核的研究及其在FPGA(Field Programmable Gate Arrav)上的實現,對SoC設計作了初步研究。 在對Intel MCS-8051的匯編指令集進行了深入地分析的基礎上,按照至頂向下的模塊化的高層次設計流程,對8位CPU進行了頂層功能和結構的定義與劃分,并逐步細化了各個層次的模塊設計,建立了具有CPU及定時器,中斷,串行等外部接口的模型。 利用5種尋址方式完成了8位CPU的數據通路的設計規劃。利用有限狀態機及微程序的思想完成了控制通路的各個層次模塊的設計規劃。利用組合電路與時序電路相結合的思想完成了定時器,中斷以及串行接口的規劃。采用邊沿觸發使得一個機器周期對應一個時鐘周期,執行效率提高。使用硬件描述語言實現了各個模塊的設計。借助EDA工具ISE集成開發環境完成了各個模塊的編程、調試和面向FPGA的布局布線;在Synplify pro綜合工具中完成了綜合;使用Modelsim SE仿真工具對其進行了完整的功能仿真和時序仿真。 設計了一個通用的擴展接口控制器對原有的8位處理器進行擴展,加入高速DI,DO以及SPI接口,增強了8位處理器的功能,可以用于現有單片機進行升級和擴展。 本設計的CPU全面兼容MCS-51匯編指令集全部的111條指令,在時鐘頻率和指令的執行效率指標上均優于傳統的MCS-51內核。本設計以硬件描述語言代碼形式存在可與任何綜合庫、工藝庫以及FPGA結合開發出用戶需要的固核和硬核,可讀性好,易于擴展使用,易于升級,比較有實用價值。本設計通過FPGA驗證。

    標簽: FPGA CPU 8位 增強型

    上傳時間: 2013-04-24

    上傳用戶:jlyaccounts

  • 基于FPGA安全監控系統的數字視頻處理

    隨著經濟的發展,生活水平的逐步提高,購置房屋和車輛的人越來越多,但安全問題也給人們帶來巨大的經濟損失。與此同時,相應的安全防盜系統也應運而生。目前市場上,低端的方案是利用單片機和通訊單元相結合構成系統。這種系統雖然價格便宜,實現起來也相對簡單,但是功能不夠完善,不能實現正真的影、音、像圖文全方位監控。而高端的方案則使用專用集成電路,雖然功能強大,但是價格昂貴,并且對于新的接口標準存在兼容性問題,而且也不易升級。 基于FPGA的安全監控系統,是FPGA和通訊單元相結合的產物。其核心FPGA可多次配置,靈活性強,在性能和價格中找到一個很好的平衡。其易于維護和升級,以滿足市場上不斷推陳出的新的接口標準。 整個系統將是對視頻圖像處理、圖像加密技術、傳感器、PIC總線通訊等諸多技術的整合。而本文將側重于論述該系統中視頻圖像處理、控制接口和視頻傳送部分的內容。全文分為五個章節,第一章簡要介紹了視頻信號處理的原理和結構,對一些專業術語進行介紹,并展示了通用的視頻處理過程。第二章針對監控系統的案例,對視頻信號處理模塊的解決方案進行論述,將實際的視頻信號處理劃分為轉換、計算和傳送三個子模塊,并且分別進行功能介紹。第三章著重介紹視頻轉換和視頻計算兩大模塊,對相應的接口配置和模塊主要代碼實現作了深入分析。第四章將論述視頻處理中的重要課題:數字圖像的壓縮技術,并對相應的重要模塊和關鍵步驟作實際建模分析。第五章將探討視頻傳送的相關技術,介紹傳統的Camera-Link標準和最新的千兆以太網傳送標準,對可行性應用進行了比較。

    標簽: FPGA 安全監控 數字

    上傳時間: 2013-04-24

    上傳用戶:hebmuljb

  • CCD掃描缺陷檢測實時數據處理技術

    在諸多行業的材料及材料制成品中,表面缺陷是影響產品質量的重要因素之一。研究具有顯微圖像實時記錄、處理和顯示功能的材料表面缺陷檢測技術,對材料的分選和材料質量的檢查及評價具有重要的意義。 本文以聚合物薄膜材料為被測對象,研究了適用于材料表面缺陷檢測的基于現場可編程門陣列(FPGA)的缺陷數據實時處理技術,可實時提供缺陷顯微圖像信息,完成了對現有材料缺陷檢測裝置的數字化改造與性能擴展。本文利用FPGA并行結構、運算速度快的特點實現了材料缺陷的實時檢測。搭建了以FPGA為核心的缺陷數據處理系統的硬件電路;重點針對聚合物薄膜材料缺陷信號的數據特征,設計了基于FPGA的缺陷圖像預處理方案:首先對通過CCD獲得的聚合物薄膜材料的缺陷信號進行處理,利用動態閾值定位缺陷區域,將高于閾值的數據即圖像背景信息舍棄,保留低于閾值的數據,即完整保留缺陷顯微圖像的有用信息;然后按照預先設計的封裝格式封裝缺陷數據;最后通過USB2.0接口將封裝數據傳輸至上位機進行缺陷顯微圖像重建。此方案大大減少了上傳數據量,緩解了上位機的壓力,提高了整個缺陷檢測裝置的檢測速度。本文對標準模板和聚合物薄膜材料進行了實驗驗證。實驗結果表明,應用了基于FPGA的缺陷數據實時處理技術的CCD掃描缺陷檢測裝置可對70μm~1000μm范圍內的缺陷進行有效檢測,實時重建的缺陷顯微圖像與實際缺陷在形狀和灰度上都有很好的一致性。

    標簽: CCD 缺陷檢測 實時數據 處理技術

    上傳時間: 2013-05-19

    上傳用戶:Alibabgu

  • 基于FPGA的HDMI顯示系統的設計與實現

    伴隨著多媒體顯示和傳輸技術的發展,人們獲得了越來越高的視聽享受。從傳統的模擬電視,到標清、高清、全高清。與顯示技術發展結伴而行的是顯示接口技術的發展,從模擬的AV端子,S-Video和VGA接口,到數字顯示的DVI接口,技術上經歷了一個從模擬到數字,從并行到串行,從低速到高速的發展過程。 HDMI是最新的高清晰度多媒體接口,它的規范由Silicon Image等七家公司提出,具有帶寬大,尺寸小,傳輸距離長和支持正版保護等功能,符合當今技術的發展潮流,一經推出,就獲得了巨大的成功。成為平板顯示器、高清電視等設備的標準接口之一,并獲得了越來越廣泛的應用。 從上世紀80年代XILINX發明第一款FPGA芯片以來,FPGA就以其體系結構和邏輯單元靈活,運算速度快,編程方便等優點廣泛應用與IC設計、系統控制、視頻處理、通信系統、航空航天等諸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3為核心,配合Silicon Image的專用HDMI接收芯片搭建了一個HDMI的接收顯示平臺。針對HDMI帶寬寬,數據量大的特點,使用了新型的DDR2 SDRAM作為視頻信號的輸入和輸出緩沖。在硬件板級設計上,針對HDMI和DDR2的相關高速電路,采用了一系列的高速電路設計方法,有效的避免了信號的反射,串擾等不良現象。同時在對HDMI規范和DDR2 SDRAM時序規范的深入研究的基礎上,在ALTERA的開發平臺QUARTUSII上編寫了系統的頂層模塊和相關各功能子模塊,并仿真通過。 論文的主要工作和創新點表現在以下幾個方面: 1、論文研究了最新的HDMI接口規范和新型存儲器件DDR2的時序規范。 2、論文搭建的整個系統相當龐大,涉及到相關的規范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線,直至后期的編程仿真,花費了作者大量的時間和精力。 3、論文首次使用FPGA來處理HDMI信號且直接驅動顯示器件,區別于-般的ASIC方案。 4、論文對高速電路特別是的DDR2布局布線,采用了一系列的專門措施,具有一定的借鑒價值。

    標簽: FPGA HDMI 顯示系統

    上傳時間: 2013-06-22

    上傳用戶:784533221

  • 基于FPGA的PCI總線接口控制器的設計

    為了滿足外圍設備之間、外圍設備與主機之間高速數據傳輸,Intel公司于1991年提出PCI(Peripheral Component Interconnect)總線的概念,即周邊器件互連。因為PCI總線具有極高的數據傳輸率,所以在數字圖形、圖像和語音處理以及高速數據采集和處理等方面得到了廣泛的應用。 本論文首先對PCI總線協議做了比較深刻的分析,從設計要求和PCI總線規范入手,采用TOP-DOWN設計方法完成了PCI總線接口從設備控制器FPGA設計的功能定義:包括功能規范、性能要求、系統環境、接口定義和功能描述。其次從簡化設計、方便布局的角度考慮,完成了系統的模塊劃分。并結合設計利用SDRAM控制器來驗證PCI接口電路的性能。 然后通過PCI總線接口控制器的仿真、綜合及硬件驗證的描述介紹了用于FPGA功能驗證的硬件電路系統的設計,驗證系統方案的選擇,并描述了PCI總線接口控制器的布局布線結果以及硬件驗證的電路設計和調試方法。通過編寫測試激勵程序完成了功能仿真,以及布局布線后的時序仿真,并設計了PCB實驗板進行測試,證明所實現的PCI接口控制器完成了要求的功能。 最后,介紹了利用驅動程序開發工具DDK軟件進行軟件設計與開發的過程。完成系統設計及模塊劃分后,使用硬件描述語言(VHDL)描述系統,并驗證設計的正確性。

    標簽: FPGA PCI 總線接口 控制器

    上傳時間: 2013-07-15

    上傳用戶:1134473521

  • 基于FPGA的快速傅立葉變換

    隨著數字電子技術的發展,數字信號處理廣泛應用于聲納、雷達、通訊語音處理和圖像處理等領域。快速傅立葉變換(Fast Fourier Transform,FFT)在數字信號處理系統中起著很重要的作用,FFT 有效地提高了離散傅立葉變換(Discret Fourier Transform,DFT)的運算效率。 處理器一般要求具有高速度、高精度、大容量和實時處理的性能,而現場可編程門陣列(Field Programmable Gate Array,FPGA)是近年來迅速發展起來的新型可編程器件,在處理大規模數據方面,有極大的優勢。論文采用了在FPGA中實現FFT算法的方案。 數字信號處理板的硬件電路設計是本論文的重要部分之一。在介紹了FFT以及波束形成的基本原理和基本方法的基礎上,根據實時處理的要求,給出了數字信號處理板的硬件設計方案并對硬件電路的實現進行了分析和說明。 依據數字系統的設計方法,分別采用基二按時間抽取FFT算法、基四按時間抽取FFT算法以及FFT兆核函數三種方法利用硬件描述語言(VHSICHardware Description Language,VHDL)實現了1024點的FFT,接著對三種方法進行了評估,得出了FPGA完全能滿足處理器的實時處理的要求的結論。然后根據通用串行總線(Universial Serial Bus,USB)協議,利用VHDL語言編寫了USB接口芯片ISP1581的固件程序,實現了設備的枚舉過程。

    標簽: FPGA 傅立葉變換

    上傳時間: 2013-08-01

    上傳用戶:Aidane

  • DS5250中文資料 (高速安全微控制器)

    DS5250是Maxim安全微控制器系列中的一款高度安全、4時鐘每機器周期、100%兼容8051指令集的微控制器。DS5250設計用作加密引擎,應用于密碼鍵盤、金融終端及其它數據安全性較高的應用。該器

    標簽: 5250 DS 安全微控制器

    上傳時間: 2013-06-02

    上傳用戶:daoxiang126

  • 基于FPGA的靜止圖像編碼器

    遙感圖像在人類生活和軍事領域的應用日益廣泛,適合各種要求的遙感圖像編碼技術具有重要的現實意義。基于小波變換的內嵌編碼技術已成為當前靜止圖像編碼領域的主流,其中就包括基于分層樹集合分割排序(Set Partitioning inHierarchical Trees,SPIHT)的內嵌編碼算法。這種算法具有碼流可隨機獲取以及良好的恢復圖像質量等特性,因此成為實際應用中首選算法。隨著對圖像編碼技術需求的不斷增長,尤其是在軍事應用領域如衛星偵察等方面,這種編碼算法亟待轉換為可應用的硬件編碼器。 在靜止圖像編碼領域,高性能的圖像編碼器設計一直是相關研究人員不懈追求的目標。本文針對靜止圖像編碼器的設計作了深入研究,并致力于高性能的圖像編碼算法實現結構的研究,提出了具有創新性的降低計算量、存儲量,提高壓縮性能的算法實現結構,并成功應用于圖像編碼硬件系統中。這個方案還支持壓縮比在線可調,即在不改變硬件框架的條件下可按用戶要求實現16倍到2倍的壓縮,以適應不同的應用需求。本文所做的工作包括了兩個部分。 1.一種基于行的實時提升小波變換實現結構:該結構同時處理行變換和列變換,并且在圖像邊界采用對稱擴展輸出邊界數據,使得圖像小波變換時間與傳統的小波變換相比提高了將近2.6倍,提高了硬件系統的實時性。該結構還合理地利用和調度內部緩沖器,不需要外部緩沖器,大大降低了硬件系統對存儲器的要求。 2.一種采用左遍歷的比特平面并行SPIHT編碼結構:在該編碼結構中,空間定位生成樹采用深度優先遍歷方式,比特平面同時處理極大地提高了編碼速度。

    標簽: FPGA 圖像 編碼器

    上傳時間: 2013-06-17

    上傳用戶:abc123456.

  • 基于FPGA的可測性設計方法研究

    現場可編程門陣列(FPGA)是一種現場可編程專用集成電路,它將門陣列的通用結構與現場可編程的特性結合于一體,如今,FPGA系列器件已成為最受歡迎的器件之一。隨著FPGA器件的廣泛應用,它在數字系統中的作用日益變得重要,它所要求的準確性也變得更高。因此,對FPGA器件的故障測試和故障診斷方法進行更全面的研究具有重要意義。隨著FPGA器件的迅速發展,FPGA的密度和復雜程度也越來越高,使大量的故障難以使用傳統方法進行測試,所以人們把視線轉向了可測性設計(DFT)問題。可測性設計的提出為解決測試問題開辟了新的有效途徑,而邊界掃描測試方法是其中一個重要的技術。 本文對FPGA的故障模型及其測試技術和邊界掃描測試的相關理論與方法進行了詳細的探討,給出了利用布爾矩陣理論建立的邊界掃描測試過程的數學描述和數學模型。論文中首先討論邊界掃描測試中的測試優化問題,總結解決兩類優化問題的現有算法,分別對它們的優缺點進行了對比,進而提出對兩種現有算法的改進思想,并且比較了改進前后優化算法的性能。另外,本文還對FPGA連線資源中基于邊界掃描測試技術的自適應完備診斷算法進行了深入研究。在研究過程中,本文基于自適應完備診斷的思想對原有自適應診斷算法的性能進行了分析,并將獨立測試集和測試矩陣的概念引入原有自適應診斷算法中,使改進后的優化算法能夠簡化原算法的實現過程,并實現完備診斷的目標。最后利用測試仿真模型證明了優化算法能夠更有效地實現完備診斷的目標,在緊湊性指標與測試復雜性方面比現在算法均有所改進,實現了算法的優化。

    標簽: FPGA 可測性設計 方法研究

    上傳時間: 2013-06-30

    上傳用戶:不挑食的老鼠

主站蜘蛛池模板: 安仁县| 区。| 广平县| 中方县| 开封市| 西藏| 县级市| 贵港市| 彩票| 麦盖提县| 嘉祥县| 潞城市| 无棣县| 福建省| 阜阳市| 台江县| 宣汉县| 榆社县| 张家口市| 合水县| 平利县| 本溪市| 勐海县| 迭部县| 前郭尔| 河北区| 无棣县| 承德县| 诸城市| 康马县| 句容市| 确山县| 盐亭县| 仁寿县| 阳谷县| 巴南区| 合肥市| 勐海县| 柞水县| 沂源县| 达孜县|