人臉自動識別技術是模式識別、圖像處理等學科的一個最熱門研究課題之一。隨著社會的發展,各方面對快速有效的自動身份驗證的要求日益迫切，而人臉識別技術作為各種生物識別技術中最重要的方法之一，已經越來越多的受到重視。對于具有實時，快捷，低誤識率的高性能算法以及對算法硬件加速的研究也逐漸展開。 本文詳細分析了智能人臉識別算法原理，發展概況和前景，包括人臉檢測算法，人眼定位算法，預處理算法，PCA和ICA 算法，詳細分析了項目情況，系統劃分，軟硬件平臺的資源和使用。并在ISE軟件平臺上，用硬件描述語言(verilog HDL)對算法部分嚴格按照FPGA代碼風格進行了RTL 硬件建模，并對C++算法進行了優化處理，通過仿真與軟件算法結果進行比對，評估誤差，最后在VirtexII Pro FPGA 上進行了綜合實現。 主要研究內容如下： 首先，對硬件平臺xilinx的VirtexII Pro FPGA 上的系統資源進行了描述和研究，對存儲器sdram,RS-232 串口，JTAG 進行了研究和調試，對Coreconnect的OPB總線仲裁機理進行了兩種算法的比較，RTL 設計，仿真和綜合。利用ISE和VC++軟件平臺，對verilog和C++算法進行同步比較測試，使每步算法對應正確的結果。對軟硬件平臺的合理使用使得在項目中能盡可能多的充分利用硬件資源，制板時正確選型，以及加快設計和調試進度。其次，對人臉識別算法流程中的人臉檢測，人眼定位，預處理，識別算法分別進行了比較研究，選取其中各自性能最好的一種算法對其原理進行了分析討論。人臉檢測采用adaboost 算法，因其速度和精度的綜合性能表現優異。人眼定位采用小塊合并算法，因為它具有快速，準確，弱時實的特點。預處理算法采用直方圖均衡加平滑的算法，簡單，高效。 識別算法采用PCA 加ICA 算法，它能最大的弱化姿態和光照對人臉識別的影響。 最后，使用Verilog HDL 硬件描述語言進行算法的RTL 建模，在C++算法的基礎上，保證原來效果的前提下，根據FPGA 硬件特點對算法進行了優化。視頻輸入輸出是人臉識別的前提，它提供FPGA 上算法需要處理的數據，預處理算法在C++算法的基礎上進行了優化，最大的減少了運算量，提高了運算速度，16 位計算器模塊使得在算法實現時可以根據系統要求，在FPGA的ip 核和自己設計的模塊之間選擇性能更好的一個來調用，FIFO的設計提供同步和異步時鐘域的數據緩存。設計在ISE和VC++軟件平臺同時進行，隨時對verilog和C++數據進行監測和比對。全部設計模塊通過仿真，達到預定的性能要求，并在FPGA 上綜合實現。
上傳時間： 2013-07-13
上傳用戶：李夢晗
現代通信朝著全網IP化的進程逐步發展，越來越多的通信需要IP路由查找；同時光纖技術的發展，使得比特速率達到了20Gbps，路由技術成了整個通信系統的瓶頸，迫切需要一種具有高查找性能，低成本的路由算法，能夠適應大規模應用。 本文研究了一種高性能、低成本的路由算法。在四分支并行路由查找算法的基礎上，實現了雙分支并行，每個分支流水查找的16-8-8路由算法。該算法由三級表構成，長度小于16的前綴通過擴展成為長度16的前綴存儲在第一級表中；長度小于24位的前綴通過擴展成為長度24的前綴存儲在前兩級表中；長度大于24的前綴則通過專門的存儲空間進行存儲。將IP路由的二維查找轉化為一維精確查找，每次查找最多訪問存儲器3次，就可以查得下一跳的路由信息。使用Verilog語言實現了本文提出的算法，并對算法進行了功能仿真。為了實現低成本，該算法采用了FPGA和SSRAM的硬件結構實現。 功能仿真表明本文設計的算法查找速度能適應20Gbps的接口轉發速率。
上傳時間： 2013-04-24
上傳用戶：金宜
低密度校驗碼(LDPC)是一種能逼近Shannon容量限的漸進好碼，其長碼性能甚至超過了Turbo碼。低密度校驗碼以其迭代譯碼復雜度低，沒有錯誤平層，碼率和碼長可靈活改變的優點成為Turbo碼強有力的競爭對手。目前，LDPC碼已廣泛應用于深空通信、光纖通信、衛星數字視頻和音頻廣播等領域，因此LDPC碼編譯碼器的硬件實現已成為糾錯編碼領域的研究熱點之一。 本文在分析LDPC碼的基本編碼結構基礎上，首先研究了LDPC碼的隨機構造方法，并給出了有效的PEG算法實現方法，重點分析了用環消除(cycle elimination)算法實現的準循環LDPC碼的構造。然后對LDPC碼的幾種不同譯碼算法進行分析比較，討論了一種適合硬件實現的譯碼算法-TDMP算法，并對易于硬件實現的TDMP算法進行了性能仿真，仿真結果表明TDMP算法作為硬件實現的譯碼算法具有優異的性能優勢。最后針對Altera公司的StratixEPIS25 FPGA芯片設計了一個基于TDMP算法的(4096，2048)非規則LDPC碼譯碼器，內部用了4個單校驗碼譯碼器并行譯1幀數據，3幀同時譯碼，作者詳細介紹了該譯碼器芯片的設計過程和內部結構和工作流程。
上傳時間： 2013-05-23
上傳用戶：fujun35303
對于H.264視頻編碼系統，雖然單純用軟件也可以實現整個編碼過程，但是由于整個編碼系統的算法復雜度很高，里面又有大量的數學運算，使得軟件的計算能力差、速度慢，容易造成總線擁擠，所以單純地依靠軟件無法實現視頻編碼的要求。為了縮短整個編碼的時間，提高編碼系統的工作效率，有必要將軟件中耗費時間和資源較多的模塊用硬件來實現。本文正是基于上述的想法，通過使用FPGA豐富的內部資源來實現H.264的編碼。本系統流程是首先使用視頻解碼芯片SAA7113將從攝像頭傳輸過來的PAL制式數據轉換為ITU656格式的數字視頻數據，然后由FPGA讀取并進行預測、變換和編碼，最后將編碼生成的碼流通過USB接口發送到PC端進行解碼和顯示。
上傳時間： 2013-06-30
上傳用戶：hehuaiyu
隨著數字圖像處理技術的發展，圖像處理系統在日常生活、工業、軍事和醫療方面等許多領域得到了廣泛的應用。 本論文圍繞視頻圖像處理器的設計以及圖像增強算法的研究，開展了以下方面的研究： 1.對基于拉普拉斯算子的灰度圖像增強算法、基于飽和度分量反饋的自適應亮度增強算法及其改進算法進行了仿真，并分別對增強前后的灰度圖像和彩色圖像進行了比較。 2.提出了一個視頻圖像處理器的硬件實現方案。該方案以FPGA為核心，具有較強的圖像實時處理能力，具有1路視頻輸入端口和1路視頻輸出端口，以及PCI接口和2個UART串行接口。 3.完成了視頻圖像處理器的原理圖設計、印制板圖設計。在印制板圖設計中，應用信號完整新分析的理論，對高速電路的布局和布線進行了優化設計，保證了硬件電路的性能。
上傳時間： 2013-06-13
上傳用戶：lanjisu111
衛星導航定位系統可以為公路、鐵路、空中和海上的交通運輸工具提供導航定位服務。它能夠軍民兩用，戰略作用與商業利益并舉。只要持有便攜式接收機，則無論身處陸地、海上還是空中，都能收到衛星發出的特定信號。接收機選取至少四顆衛星發出的信號進行分析，就能確定接收機持有者的位置。 GPS導航定位接收機的理論基礎即是擴頻通信理論，擴頻通信技術與常規的通信技術相比，具有低截獲率，強抗噪聲，抗干擾性，具有信息隱蔽和多址通信等特點，目前己從軍事領域向民用領域迅速發展，成為進入信息時代的高新技術通信傳輸方式之一。擴頻通信技術中，最常見的是直接序列擴頻通信(DSSS)系統，本文所研究的就是這一類系統。 目前在衛星信號的捕獲上一般使用兩種方法：順序捕獲方法(時域法，基于大規模并行相關器)和并行捕獲方法(頻域法，基于FFT)。本文在第二章分別分析了現有順序捕獲和并行捕獲技術的原理，并給出了它們的優缺點。 本文第三章對長碼的直接捕獲進行了深入的研究，基于對國內外相關文獻中長碼直捕方法的分析與對比，并且結合在實際過程中硬件資源需求的考慮，應用了基于分段補零循環相關和FFT搜索頻偏的直捕方法。此方法大大減少了計算量，加快了信號捕獲的速度。本方法利用FFT實現接收信號與本地長碼的并行相關，同時完成頻偏的搜索，將傳統的二維搜索轉換為并行的一維搜索，從而能快速實現長碼捕獲。 GPS信號十分微弱，靈敏度低，在戰場環境下，GPS接收機會面臨各種人為的干擾。如何從復雜的干擾信號中實現對GPS信號的捕獲，即抗干擾技術的研究，是GPS也是本文研究一個的方面。第四章即研究了GPS接收機干擾抑制算法，在強干擾環境下，需要借助信號處理技術在不增加信號帶寬的條件下提高系統的抗干擾能力，以保證后續捕獲跟蹤模塊有充足的處理增益。 本文在第五章給出了GPS接收機長碼捕獲以及干擾抑制的FPGA實現方案，并對各主要子模塊進行了詳細地分析。基本型接收機中長碼捕獲采用頻域方法，選用Altera StratixⅡ EP2S180芯片實現；抗干擾型接收機中選用Xilinx xc4vlx100芯片。實現了各模塊的單獨測試和整個系統的聯調，通過聯調驗證，本文提出的長碼直接捕獲方法正確、可行。 本文提出的長碼直捕方法可以在不需要C/A碼輔助捕獲下完成對長碼的直接捕獲，可以應用于GPS接收機，監測站接收機的同步等，對我國自主研發導航定位接收機也有重大的現實及經濟意義。
上傳時間： 2013-06-18
上傳用戶：wang5829
文章開篇提出了開發背景。認為現在所廣泛應用的開關電源都是基于傳統的分立元件組成的。它的特點是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低，對不同的客戶要求來“量身定做”不同的產品，同時幾乎沒有通用性和可移植性。在電子技術飛速發展的今天，這種傳統的模擬開關電源已經很難跟上時代的發展步伐。 隨著DSP、ASIC等電子器件的小型化、高速化，開關電源的控制部分正在向數字化方向發展。由于數字化，使開關電源的控制部分的智能化、零件的共通化、電源的動作狀態的遠距離監測成為了可能，同時由于它的智能化、零件的共通化使得它能夠靈活地應對不同客戶的需求，這就降低了開發周期和成本。依靠現代數字化控制和數字信號處理新技術，數字化開關電源有著廣闊的發展空間。 在數字化領域的今天，最后一個沒有數字化的堡壘就是電源領域。近年來，數字電源的研究勢頭與日俱增，成果也越來越多。雖然目前中國制造的開關電源占了世界市場的80％以上，但都是傳統的比較低端的模擬電源。高端市場上幾乎沒有我們份額。 本論文研究的主要內容是在傳統開關電源模擬調節器的基礎上，提出了一種新的數字化調節器方案，即基于DSP和FPGA的數字化PID調節器。論文對系統方案和電路進行了較為具體的設計，并通過測試取得了預期結果。測試證明該方案能夠適合本行業時代發展的步伐，使系統電路更簡單，精度更高，通用性更強。同時該方案也可用于相關領域。 本文首先分析了國內外開關電源發展的現狀，以及研究數字化開關電源的意義。然后提出了數字化開關電源的總體設計框圖和實現方案，并與傳統的開關電源做了較為詳細的比較。本論文的設計方案是采用DSP技術和FPGA技術來做數字化PID調節，通過數字化PID算法產生PWM波來控制斬波器，控制主回路。從而取代傳統的模擬PID調節器，使電路更簡單，精度更高，通用性更強。傳統的模擬開關電源是將電流電壓反饋信號做PID調節后--分立元器件構成，采用專用脈寬調制芯片實現PWM控制。電流反饋信號來自主回路的電流取樣，電壓反饋信號來自主回路的電壓采樣。再將這兩個信號分別送至電流調節器和電壓調節器的反相輸入端，用來實現閉環控制。同時用來保證系統的穩定性及實現系統的過流過壓保護、電流和電壓值的顯示。電壓、電流的給定信號則由單片機或電位器提供。再次，文章對各個模塊從理論和實際的上都做了仔細的分析和設計，并給出了具體的電路圖，同時寫出了軟件流程圖以及設計中應該注意的地方。整個系統由DSP板和ADC板組成。DSP板完成PWM生成、PID運算、環境開關量檢測、環境開關量生成以及本地控制。ADC板主要完成前饋電壓信號采集、負載電壓信號采集、負載電流信號采集、以及對信號的一階數字低通濾波。由于整個系統是閉環控制系統，要求采樣速率相當高。本系統采用FPGA來控制ADC，這樣就避免了高速采樣占用系統資源的問題，減輕了DSP的負擔。DSP可以將讀到的ADC信號做PID調節，從而產生PWM波來控制逆變橋的開關速率，從而達到閉環控制的目的。 最后，對數字化開關電源和模擬開關電源做了對比測試，得出了預期結論。同時也提出了一些需要改進的地方，認為該方案在其他相關行業中可以廣泛地應用。模擬控制電路因為使用許多零件而需要很大空間，這些零件的參數值還會隨著使用時間、溫度和其它環境條件的改變而變動并對系統穩定性和響應能力造成負面影響。數字電源則剛好相反，同時數字控制還能讓硬件頻繁重復使用、加快上市時間以及減少開發成本與風險。在當前對產品要求體積小、智能化、共通化、精度高和穩定度好等前提條件下，數字化開關電源有著廣闊的發展空間。本系統來基本上達到了設計要求。能夠滿足較高精度的設計要求。但對于高精度數字化電源，系統還有值得改進的地方，比如改進主控器，提高參考電壓的精度，提高采樣器件的精度等，都可以提高系統的精度。 本系統涉及電子、通信和測控等技術領域，將數字PID算法與電力電子技術、通信技術等有機地結合了起來。本系統的設計方案不僅可以用在電源控制器上，只要是相關的領域都可以采用。
上傳時間： 2013-06-29
上傳用戶：dreamboy36
隨著3G網絡建設的展開，移動用戶數量逐漸增加，用戶和運營商對網絡的質量和覆蓋要求也越來越高。而在實際工作中，基站成本在網絡投資中占有很大比例，并且基站選址是建網的主要難題之一。同基站相比，直放站以其性價比高、建設周期短等優點在我國移動網絡上有著大量的應用。目前，直放站已成為提高運營商網絡質量、解決網絡盲區或弱區問題、增強網絡覆蓋的主要手段之一。但由于傳統的模擬直放站受周邊環境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低，同時設備間沒有統一的協議規范，無法滿足系統廠商與直放站廠商的兼容，所以移動通信市場迫切需要通過數字化來解決這些問題。 本文正是以設計新型數字化直放站為目標，以實現數字中頻系統為研究重心，圍繞數字中頻的相關技術而展開研究。 文章介紹了數字直放站的研究背景和國內外的研究現狀，闡述了數字直放站系統的設計思想及總體實現框圖，并對數字直放站數字中頻部分進行了詳細的模塊劃分。針對其中的數字上下變頻模塊設計所涉及到的相關技術作詳細介紹，涉及到的理論主要有信號采樣理論、整數倍內插和抽取理論等，在理論基礎上闡述了一些具體模塊的高效實現方案，最終利用FPGA實現了數字變頻模塊的設計。 在數字直放站系統中，降低峰均比是提高功放工作效率的關鍵技術之一。本文首先概述了降低峰均比的三類算法，然后針對目前常用的幾種算法進行了仿真分析，最后在綜合考慮降低峰均比效果與實現復雜度的基礎上，提出了改進的二次限幅算法。通過仿真驗證算法的有效性后，針對其中的噪聲整形濾波器提出了“先分解，再合成”的架構實現方式，并指出其中間級窄帶濾波器采用內插級聯的方式實現，最后整個算法在FPGA上實現。 在軟件無線電思想的指導下，本文利用系統級的設計方法完成了WCDMA數字直放站中頻系統設計。遵照3GPP等相關標準，完成了系統的仿真測試和實物測試。最后得出結論：該系統實現了WCDMA數字直放站數字中頻的基本功能，并可保證在現有硬件不變的基礎上實現不同載波間平滑過渡、不同制式間輕松升級。
上傳時間： 2013-07-07
上傳用戶：林魚2016
語音編碼技術始終是語音研究的熱點。語音編碼作為多媒體通信中信息傳輸的一個重要環節，越來越受到廣泛的重視。G729是由美國、法國、日本和加拿大的幾家著名國際電信實體聯合開發的，國際電信聯盟(ITU-T)于1995年11月正式通過了G729。96年ITU-T又制定了G729的簡化方案G729A，主要降低了計算的復雜度以便于實時實現。因其具有良好的合成語音質量、適中的復雜度、較低的時延等優點，G729A標準已被廣泛應用在VOIP網關、IP電話中。 論文利用Altera公司的新一代可編程邏輯器件在數字信號處理領域的優勢，對G729A語音編碼中的線性預測(LP)濾波器系數提取的FPGA(現場可編程門陣列，Field Programmable Gate Array)實現進行了深入研究。論文首先對語音信號處理及其發展進行介紹，深入討論了G729A語音編解碼技術。第二，對Altera公司的Stratix系列可編程器件的內部結構進行了研究，分析了在QuartusII開發平臺上進行FPGA設計的流程。第三，基于FPGA，對G729A編碼系統的LP分析部分做了具體設計，其中包括自相關函數和杜賓(Durbin)遞推兩個主要功能模塊，并對其工作過程進行了詳細的分析。第四，針對系統所使用的除法運算都是商小于1的特點，設計并實現了一個系統專用的除法器模塊。最后，在Altera FPGA目標芯片EP1S30F780C7上，對LP分析系統進行了驗證，證明了方案的可行性。
上傳時間： 2013-06-20
上傳用戶：pwcsoft
本課題深入分析了GPS軟件接收機基于FFT并行捕獲算法并詳細闡述了其FPGA的實現。相比于其它的捕獲方案，該方案更好地滿足了信號處理實時性的要求。 論文的主體部分首先簡單分析了擴頻通信系統的基本原理，介紹了GPS系統的組成，詳細闡述了GPS信號的特點，并根據GPS信號的組成特點介紹了接收機的體系結構。其次，通過對GPS接收機信號捕獲方案的深入研究，確定了捕獲速度快且實現復雜度不是很高的基于FFT的并行捕獲方案，并對該方案提出了幾點改進的措施，根據前面的分析，提出了系統的實現方案，利用MATLAB對該系統進行仿真，仿真的結果充分的驗證了方案的可行性。接著，對于捕獲環節中的核心部分—FFT處理器，設計中沒有采用ALTERA提供的IP核，獨立設計實現了基于FPGA的FFT處理器，并通過對一組數據在MATLAB中運算得到結果和FPGA輸出結果相對比，可以驗證該FFT處理器的正確性。再次重點分析了GPS接收機并行捕獲部分的FPGA具體實現，通過捕獲的FPGA時序仿真波形，證明了該系統已經能成功地捕獲到GPS信號。最后，對全文整個研究工作進行總結，并指出以后繼續研究的方向。 本課題雖然是對于GPS接收機的研究，但其原理與GALILEO、北斗等導航系統的接收機相近，因此該課題的研究對我國衛星導航事業的發展起到了積極的推動作用。
上傳時間： 2013-08-06
上傳用戶：青春123
