74系列芯片功能大全
上傳時(shí)間： 2013-12-21
上傳用戶：xa_lgy
秒表課程設(shè)計(jì)，非單片機(jī)的，基于74芯片的
上傳時(shí)間： 2013-11-23
上傳用戶：whenfly
為了提高數(shù)字集成電路芯片的驅(qū)動(dòng)能力，采用優(yōu)化比例因子的等比緩沖器鏈方法，通過(guò)Hspice軟件仿真和版圖設(shè)計(jì)測(cè)試，提出了一種基于CSMC 2P2M 0.6 μm CMOS工藝的輸出緩沖電路設(shè)計(jì)方案。本文完成了系統(tǒng)的電原理圖設(shè)計(jì)和版圖設(shè)計(jì)，整體電路采用Hspice和CSMC 2P2M 的0.6 μm CMOS工藝的工藝庫(kù)（06mixddct02v24）仿真，基于CSMC 2P2M 0.6 μm CMOS工藝完成版圖設(shè)計(jì)，并在一款多功能數(shù)字芯片上使用，版圖面積為1 mm×1 mm，并參與MPW（多項(xiàng)目晶圓）計(jì)劃流片，流片測(cè)試結(jié)果表明，在輸出負(fù)載很大時(shí)，本設(shè)計(jì)能提供足夠的驅(qū)動(dòng)電流，同時(shí)延遲時(shí)間短、并占用版圖面積小。
標(biāo)簽： CMOS 工藝 多功能 數(shù)字芯片
上傳時(shí)間： 2013-10-09
上傳用戶：小鵬
74系列芯片總匯
上傳時(shí)間： 2013-11-03
上傳用戶：blacklee
支持IEEE1149.4標(biāo)準(zhǔn)的芯片資料
標(biāo)簽： STA 400 混合信號(hào) 芯片
上傳時(shí)間： 2013-11-11
上傳用戶：dianxin61
各種集成芯片的封裝尺寸，學(xué)習(xí)PCB的必備材料
上傳時(shí)間： 2013-11-07
上傳用戶：zczc
最全的芯片封裝方式(圖文對(duì)照)
上傳時(shí)間： 2013-11-21
上傳用戶：sssnaxie
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)......... 2 2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時(shí)間： 2013-12-20
上傳用戶：康郎
IR2110是IR公司的橋式驅(qū)動(dòng)集成電路芯片，它采用高度集成的電平轉(zhuǎn)換技術(shù)，大大簡(jiǎn)化了邏輯電路對(duì)功率器件的控制要求，同時(shí)提高了驅(qū)動(dòng)電路的可靠性[1]。對(duì)于我設(shè)計(jì)的含有ZCS環(huán)節(jié)的單相光伏逆變電路中有6個(gè)IGBT，只需要3片芯片即可驅(qū)動(dòng)，通過(guò)dsp2812控制實(shí)現(xiàn)軟開(kāi)關(guān)和逆變的功能，同時(shí)只需要提供3.3 V，12 V的基準(zhǔn)電壓即可工作，在工程上大大減少了控制變壓器體積和電源數(shù)目，降低了產(chǎn)品成本，提高了系統(tǒng)可靠性。
標(biāo)簽： 2110 IR 驅(qū)動(dòng)芯片 光伏逆變電路
上傳時(shí)間： 2014-01-05
上傳用戶：tom_man2008
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
