PROFIBUS現(xiàn)場總線技術(shù)是當(dāng)今控制領(lǐng)域的一個熱點。目前國內(nèi)對于PROFIBUS-DP的應(yīng)用和研究主要以西門子等國外大公司的成套設(shè)備為主，用單片機+固態(tài)程序的方法做PROFIBUS-DP接口控制器的技術(shù)比較成熟，而自主開發(fā)PROFIBUS-DP通用接口的研究卻比較少。針對這一現(xiàn)狀，本論文采用FPGA做控制器，提出了基于FPGA技術(shù)的從站接口通信模塊的設(shè)計方案，使具有RS-232接口的從站可以通過該接口通信模塊與PROFIBUS-DP主站進(jìn)行通訊連接。 論文首先對PROFIBUS現(xiàn)場總線技術(shù)進(jìn)行概述，主要從現(xiàn)場總線的技術(shù)特點、協(xié)議結(jié)構(gòu)、傳輸技術(shù)、存取協(xié)議等方面進(jìn)行介紹。對PROFIBUS-DP系統(tǒng)組成和配置、工作方式及數(shù)據(jù)傳遞、DP的功能和從站狀態(tài)機制等進(jìn)行研究和分析。然后詳細(xì)論述了基于PROFIBUS-DP的通信接口的硬件及軟件實現(xiàn)。 在硬件設(shè)計中，本文從PROFIBUS協(xié)議芯片SPC3實現(xiàn)的具體功能出發(fā)，結(jié)合EDA(Electronic Design Amomation)設(shè)計自項向下的設(shè)計思想，給出了總線接口的總體設(shè)計方案。同時給出其設(shè)計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結(jié)果。并充分考慮了硬件的通用性及將來的擴(kuò)展。 本設(shè)計使用VHDL描述，在此基礎(chǔ)之上采用專門的綜合軟件對設(shè)計進(jìn)行了綜合優(yōu)化，最后在FPGA(Field Programmable Gate Array)芯片EP1C6上得以實現(xiàn)。在軟件設(shè)計中，詳細(xì)介紹了通信接口的軟件設(shè)計實現(xiàn)，包括狀態(tài)機的實現(xiàn)、各種通信報文的實現(xiàn)、GSD文件的編寫等。 再通過Siemens公司的CP5611網(wǎng)絡(luò)接口卡和PC機做主站，使用COMPROFIBUS組態(tài)軟件，組建系統(tǒng)進(jìn)行通訊測試，得到良好結(jié)果。
標(biāo)簽： PROFIBUSDP FPGA 接口
上傳時間： 2013-05-25
上傳用戶：xwd2010
在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間，市場潛力巨大，因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進(jìn)行研究并設(shè)計出成形產(chǎn)品。 文中首先對MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進(jìn)行分析。重點研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現(xiàn)方法，并通過了硬件驗證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進(jìn)行了分析與研究，給出了設(shè)計方法，并通過了硬件驗證。 本文的主要工作如下： ●首先對復(fù)用器整體功能進(jìn)行詳細(xì)分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計方案。 ●在FPGA上采用c語言實現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計了SI信息提取與重構(gòu)的硬件平臺，并用c語言實現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實現(xiàn)了．ASI接口，主要分析了位同步的實現(xiàn)過程，實現(xiàn)了一種新的快速實現(xiàn)字節(jié)同步的設(shè)計。 ●在FPGA上實現(xiàn)了DS3接口，提出并實現(xiàn)了一種兼容式DS3接口設(shè)計。并對幀同步設(shè)計進(jìn)行改進(jìn)。 ●完成部分PCB版圖設(shè)計，并進(jìn)行調(diào)試監(jiān)測。 本復(fù)用器設(shè)計最大特點是將軟件設(shè)計和硬件設(shè)計進(jìn)行合理劃分，硬件平臺及接口采用Verilog語言實現(xiàn)，PSI信息算法主要采用c語言實現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計更加靈活，且軟件設(shè)計與硬件設(shè)計可同時進(jìn)行，極大的提高了工作效率。 整個項目設(shè)計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計平臺下設(shè)計實現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測試達(dá)到了預(yù)期的性能和技術(shù)指標(biāo)。
上傳時間： 2013-06-10
上傳用戶：01010101
隨著科學(xué)技術(shù)水平的不斷提高，在科研和生產(chǎn)過程中為了更加真實的反映被測對象的性質(zhì)，對測試系統(tǒng)的性能要求越來越高。傳統(tǒng)的測試裝置，由于傳輸速度低或安裝不便等問題已不能滿足科研和生產(chǎn)的實際需要。USB技術(shù)的出現(xiàn)很好的解決了上述問題。USB總線具有支持即插即用、易于擴(kuò)展、傳輸速率高(USB2.0協(xié)議下為480Mbps)等優(yōu)點，已逐漸得到廣泛的應(yīng)用。 本課題研究并設(shè)計了一套基于USB2.0的數(shù)據(jù)采集系統(tǒng)。論文首先詳細(xì)介紹了USB總線協(xié)議，然后從系統(tǒng)的總體結(jié)構(gòu)、硬件電路、軟件程序以及系統(tǒng)性能檢測等幾個方面，詳細(xì)闡述了系統(tǒng)的設(shè)計思想和實現(xiàn)方案。系統(tǒng)采用雙12位A/D轉(zhuǎn)換器，提供兩條模擬信號通道，可以同時采集雙路信號，最高的采樣率為200KHz。USB接口芯片采用Cypress公司的CY7C68013。論文詳細(xì)介紹了其在SlaveFIFO接口模式下的電路設(shè)計和程序設(shè)計。系統(tǒng)應(yīng)用FPGA芯片作系統(tǒng)的核心控制，控制系統(tǒng)的數(shù)據(jù)采集和與USB接口芯片的數(shù)據(jù)交換，并產(chǎn)生其中的邏輯控制信號和時序信號。同時應(yīng)用FPGA芯片作系統(tǒng)的核心控制可提高了系統(tǒng)穩(wěn)定性、減小設(shè)備的體積。系統(tǒng)的軟件設(shè)計，主要包括FPGA芯片中的邏輯、時序控制程序、8051固件程序、客戶應(yīng)用程序及其驅(qū)動程序。客戶端選擇了微軟的Visual Studio6.0 C++作開發(fā)平臺，雖然增加了復(fù)雜程度，但是軟件執(zhí)行效率及重用性均得到提高。 最后，應(yīng)用基于USB2.0的數(shù)據(jù)采集系統(tǒng)測試標(biāo)準(zhǔn)信號及電木的導(dǎo)熱系數(shù)，以驗證測試系統(tǒng)的可靠信與準(zhǔn)確性。
標(biāo)簽： FPGA USB 接口 數(shù)據(jù)采集
上傳時間： 2013-04-24
上傳用戶：鳳臨西北
本論文在詳細(xì)研究MIL-STD-1553B數(shù)據(jù)總線協(xié)議以及參考國外芯片設(shè)計的基礎(chǔ)上，結(jié)合目前新興的EDA技術(shù)和大規(guī)模可編程技術(shù)，提出了一種全新的基于FPGA的1553B總線接口芯片的設(shè)計方法。 從專用芯片實現(xiàn)的具體功能出發(fā)，結(jié)合自頂向下的設(shè)計思想，給出了總線接口的總體設(shè)計方案，考慮到電路的具體實現(xiàn)對結(jié)構(gòu)進(jìn)行模塊細(xì)化。在介紹模擬收發(fā)器模塊的電路設(shè)計后，重點介紹了基于FPGA的BC、RT、MT三種類型終端設(shè)計，最終通過工作方式選擇信號以及其他控制信號將此三種終端結(jié)合起來以達(dá)到通用接口的功能。同時給出其設(shè)計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結(jié)果。為了資源的合理利用，對其中相當(dāng)部分模塊進(jìn)行復(fù)用。在設(shè)計過程中采用自頂向下、碼型轉(zhuǎn)換中的全數(shù)字鎖相環(huán)、通用異步收發(fā)器UART等關(guān)鍵技術(shù)。本設(shè)計使用VHDL描述，在此基礎(chǔ)之上采用專門的綜合軟件對設(shè)計進(jìn)行了綜合優(yōu)化，在FPGA芯片EP1K100上得以實現(xiàn)。通過驗證證明該設(shè)計能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強的檢錯能力。 最后設(shè)計了總線接口芯片測試系統(tǒng)，選擇TMS320LF2407作為主處理器，測試主要包括主處理器的自發(fā)自收驗證，加入RS232串口調(diào)試過程提高測試數(shù)據(jù)的直觀性。驗證的結(jié)果表明本文提出的設(shè)計方案是合理的。
標(biāo)簽： 1553B FPGA 總線接口 技術(shù)研究
上傳時間： 2013-04-24
上傳用戶：sz_hjbf
隨著圖像分辨率的越來越高，軟件實現(xiàn)的圖像處理無法滿足實時性的需求；同時FPGA等可編程器件的快速發(fā)展使得硬件實現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內(nèi)外的一個熱門領(lǐng)域。 本文在FPGA平臺上，用Verilog HDL實現(xiàn)了一個研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu)，架構(gòu)包括PC機預(yù)處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負(fù)責(zé)具體算法的實現(xiàn)，根據(jù)不同的圖像處理算法可以獨立實現(xiàn)。架構(gòu)為計算模塊實現(xiàn)了一個可添加、移出接口，不同的算法設(shè)計只要符合該接口就可以方便的加入到模塊架構(gòu)中來進(jìn)行調(diào)試和運行。 在硬件架構(gòu)的基礎(chǔ)上本文實現(xiàn)了排序濾波，中值濾波，卷積運算及高斯濾波，形態(tài)學(xué)算子運算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計方法及優(yōu)化策略，通過性能分析，F(xiàn)PGA實現(xiàn)圖像處理在時間上比軟件處理有了很大的提高；通過結(jié)果的比較，發(fā)現(xiàn)FPGA的處理結(jié)果達(dá)到了軟件處理幾乎同等的效果水平。最后本文在實現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進(jìn)，提高了算法的可用性，同時為進(jìn)一步的研究提供了更加便利的平臺。 整個設(shè)計都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開發(fā)的，在xilinx的Spartan-3E XC3S500E硬件平臺上實現(xiàn)。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實現(xiàn)FPGA為核心處理芯片的實時圖像處理系統(tǒng)有著積極的作用。
上傳時間： 2013-05-30
上傳用戶：水瓶kmoon5
銀江接口的源代碼,利用VC編寫,可以用于股票數(shù)據(jù)的實時獲取
上傳時間： 2013-07-12
上傳用戶：jlyaccounts
當(dāng)前正處于第三代移動通信技術(shù)發(fā)展的關(guān)鍵時期，各種與3G相關(guān)的無線網(wǎng)絡(luò)終端的需求量與日俱增。為3G無線網(wǎng)絡(luò)終端選擇一個高性能的處理器，并且提供一套完整的系統(tǒng)解決方案，滿足3G時代人們對數(shù)據(jù)通信業(yè)務(wù)的需求，無疑是一個有意義且亟待解決的重要問題。 OMAP(Open Multimedia Applications Platform)是美國德州公司(TI)推出的專門為支持第三代(3G)無線終端應(yīng)用而設(shè)計的應(yīng)用處理器體系結(jié)構(gòu)。OMAP處理器平臺堪稱無線技術(shù)發(fā)展的里程碑，它提供了語音、數(shù)據(jù)和多媒體所需的帶寬和功能，可以極低的功耗為高端3G無線設(shè)備提供極佳的性能。 本文的研究內(nèi)容是開發(fā)基于OMAP5910處理器的具有多個擴(kuò)展接口的嵌入式開發(fā)平臺，以及攝像頭顯示驅(qū)動程序，以便能為3G相關(guān)的無線網(wǎng)絡(luò)終端提供一個系統(tǒng)級的解決方案，本文首先介紹了OMAP技術(shù)的特點和優(yōu)點，并對OMAP5910處理器的硬件結(jié)構(gòu)進(jìn)行了簡單說明，在此基礎(chǔ)上提出了基于OMAP5910嵌入式平臺的FPGA設(shè)計，包括用FPGA擴(kuò)展的接口：觸摸屏接口，硬盤接口，以太網(wǎng)接口；控制的接口：USB口，串口；以及實現(xiàn)的功能：與OMAP5910處理器的通信功能，中斷控制功能，選擇啟動順序功能，復(fù)位延時功能。然后介紹了基于OMAP5910的攝像顯示系統(tǒng)的硬件設(shè)計，主要包括攝像頭接口和攝像頭模塊，EMIFS和EMIFF接口以及LCD接口。最后描述了嵌入式Linux操作系統(tǒng)下攝像頭驅(qū)動程序的完整實現(xiàn)過程。
標(biāo)簽： FPGA 擴(kuò)展 接口設(shè)計 攝像頭
上傳時間： 2013-05-24
上傳用戶：mfhe2005
內(nèi)部存儲器負(fù)責(zé)計算機系統(tǒng)內(nèi)部數(shù)據(jù)的中轉(zhuǎn)、存儲與讀取，作為計算機系統(tǒng)中必不可少的三大件之一，它對計算機系統(tǒng)性能至關(guān)重要。內(nèi)存可以說是CPU處理數(shù)據(jù)的“大倉庫”，所有經(jīng)過CPU處理的指令和數(shù)據(jù)都要經(jīng)過內(nèi)存?zhèn)鬟f到電腦其他配件上，因此內(nèi)存性能的好壞，直接影響到系統(tǒng)的穩(wěn)定性和運行性能。在當(dāng)今的電子系統(tǒng)設(shè)計中，內(nèi)存被使用得越來越多，并且對內(nèi)存的要求越來越高。既要求內(nèi)存讀寫速度盡可能的快、容量盡可能的大，同時由于競爭的加劇以及利潤率的下降，人們希望在保持、甚至提高系統(tǒng)性能的同時也能降低內(nèi)存產(chǎn)品的成本。面對這種趨勢，設(shè)計和實現(xiàn)大容量高速讀寫的內(nèi)存顯得尤為重要。因此，近年來內(nèi)存產(chǎn)品正經(jīng)歷著從小容量到大容量、從低速到高速的不斷變化，從技術(shù)上也就有了從DRAM到SDRAM，再到DDR SDRAM及DDR2 SDRAM等的不斷演進(jìn)。和普通SDRAM的接口設(shè)計相比，DDR2 SDRAM存儲器在獲得大容量和高速率的同時，對存儲器的接口設(shè)計也提出了更高的要求，其接口設(shè)計復(fù)雜度也大幅增加。一方面，由于I/O塊中的資源是有限的，數(shù)據(jù)多路分解和時鐘轉(zhuǎn)換邏輯必須在FPGA核心邏輯中實現(xiàn)，設(shè)計者可能不得不對接口邏輯進(jìn)行手工布線以確保臨界時序。而另一方面，不得不處理好與DDR2接口有關(guān)的時序問題（包括溫度和電壓補償）。要正確的實現(xiàn)DDR2接口需要非常細(xì)致的工作，并在提供設(shè)計靈活性的同時確保系統(tǒng)性能和可靠性。 本文對通過Xilinx的Spartan3 FPGA實現(xiàn)DDR2內(nèi)存接口的設(shè)計與實現(xiàn)進(jìn)行了詳細(xì)闡述。通過Xilinx FPGA提供了I/O模塊和邏輯資源，從而使接口設(shè)計變得更簡單、更可靠。本設(shè)計中對I/O模塊及其他邏輯在RTL代碼中進(jìn)行了配置、嚴(yán)整、執(zhí)行，并正確連接到FPGA上，經(jīng)過仔細(xì)仿真，然后在硬件中驗證，以確保存儲器接口系統(tǒng)的可靠性。
標(biāo)簽： DDR2SDRAM 存儲器 接口設(shè)計
上傳時間： 2013-06-08
上傳用戶：fairy0212
本文針對應(yīng)用于軍用直升機上的Doppler/SINS組合導(dǎo)航系統(tǒng)對導(dǎo)航計算機高精度、高性能的要求，設(shè)計出一種基于DSP(TMS320C6713)和FPGA(Spartan-3E XC3S500E) 協(xié)同合作的機載導(dǎo)航計算機系統(tǒng)。在分析Doppler/SINS組合導(dǎo)航系統(tǒng)模型的特點和系統(tǒng)對導(dǎo)航計算機的需求后，提出了基于DSP和FPGA的機載導(dǎo)航計算機整體設(shè)計方案，該方案采用DSP負(fù)責(zé)導(dǎo)航解算，利用FPGA強大的內(nèi)部資源擴(kuò)展系統(tǒng)的通信接口，完成外圍通信模塊控制信號的整合。在導(dǎo)航計算機整體設(shè)計方案，包括硬件設(shè)計方案和軟件設(shè)計方案確立的基礎(chǔ)上，首先對 DSP和FPGA芯片進(jìn)行選型，其次對實現(xiàn)各個功能模塊的關(guān)鍵技術(shù)進(jìn)行研究和開發(fā)，包括基于FPGA的數(shù)據(jù)通信模塊、基于DSP的處理器模塊以及數(shù)據(jù)存儲模塊，開發(fā)過程中做了大量的仿真和驗證，最后對系統(tǒng)進(jìn)行綜合測試和聯(lián)調(diào)，并進(jìn)行了地面跑車實驗。實驗結(jié)果證明：系統(tǒng)能夠?qū)崟r采集IMU角速率和加速度、Doppler雷達(dá)的速度等信息，能夠?qū)MU、Doppler、GPS、航姿系統(tǒng)、高度表等信息進(jìn)行導(dǎo)航解算，生成當(dāng)前位置、姿態(tài)等導(dǎo)航數(shù)據(jù)，并能夠完成與機載電子設(shè)備間的數(shù)據(jù)通信與控制。多次的聯(lián)調(diào)和跑車實驗結(jié)果證明，機載導(dǎo)航計算機達(dá)到了預(yù)期設(shè)計的目的，可以有效提高導(dǎo)航系統(tǒng)的運算精度，實現(xiàn)了高性能、小體積、低成本的要求，系統(tǒng)具有較高的應(yīng)用價值。關(guān)鍵詞：Doppler/SINS組合導(dǎo)航，導(dǎo)航計算機，DSP,FPGA
標(biāo)簽： FPGA DSP 機載 導(dǎo)航計算機
上傳時間： 2013-07-25
上傳用戶：cc1915
基于FPGA的USB接口協(xié)議及驅(qū)動技術(shù)研究基于FPGA的USB接口協(xié)議及驅(qū)動技術(shù)研究
標(biāo)簽： FPGA USB 接口協(xié)議 技術(shù)研究
上傳時間： 2013-06-04
上傳用戶：564708051@qq.com
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
