亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

西門(mén)子變頻器

  • 變頻器資料.rar

    這是西門子變頻器的資料,介紹運動原理、技術、接口、變頻器和電機的選擇等參數(shù)

    標簽: 變頻器

    上傳時間: 2013-06-05

    上傳用戶:siguazgb

  • 基于西門子PLC的實驗室網(wǎng)絡控制系統(tǒng)的研究.rar

    隨著技術的發(fā)展,基于PLC的控制系統(tǒng)呈現(xiàn)綜合化、網(wǎng)絡化的發(fā)展趨勢。為了適應當今PLC課程教學的需要,我們應提供具有現(xiàn)場控制對象的控制層、監(jiān)控管理層、遠程監(jiān)控層三層結構的實驗控制系統(tǒng),并將組態(tài)軟件技術、先進的數(shù)據(jù)交互技術、單片機技術、通信技術集成在控制系統(tǒng)中,構建現(xiàn)代大綜合設計性實驗系統(tǒng),以培養(yǎng)全面的高素質的綜合性人才。 本文提出了一種多功能、大綜合的實驗平臺的方案和技術實現(xiàn)。本課題由市場占有率高的西門子PLC及其通信網(wǎng)絡模塊組成,采用具有很高的性價比的系統(tǒng)集成技術,構成了覆蓋面較大的全集成的網(wǎng)絡控制系統(tǒng),可提供PPI網(wǎng)絡、PROFIBUS-DP網(wǎng)絡和以太網(wǎng)等多種網(wǎng)絡形式的實驗平臺;采用多種工業(yè)組態(tài)軟件如Wincc、組態(tài)王和MCGS,構成了豐富的上位監(jiān)控模式;通過OPC技術實現(xiàn)對PROFIBuS-DP網(wǎng)絡的遠程監(jiān)控。在此基礎上,結合單片機技術、CPLD技術,設計了可自定義I/O口的多路模擬采集卡,擴展了PLC的信息控制功能;采用網(wǎng)絡技術,將PLC技術與變頻器、步進電機控制相結合,對標準的PLC對象TM2和機械手設備進行二次開發(fā),構成相關的運動控制系統(tǒng),模擬生產(chǎn)線的控制,展示PLC的運動控制功能;將PLC技術與無線控制技術相結合,實現(xiàn)PLC的無線遙控功能;完成了三菱Q系列PLC與PROFIBUS-DP網(wǎng)絡的聯(lián)網(wǎng),實現(xiàn)了不同品牌的PLC網(wǎng)絡的互聯(lián)互通。在此基礎上,還開發(fā)了多個實驗程序,展示其豐富的網(wǎng)絡構架和綜合的實驗模式。 系統(tǒng)調(diào)試和實驗效果表明,該系統(tǒng)接近當今工業(yè)技術實踐,可為學生的課程設計、畢業(yè)設計以及PLC技術研究提供先進的集多種技術于一體的大綜合設 計性實驗平臺。關鍵詞:PLC;業(yè)網(wǎng)絡;OPC

    標簽: PLC 西門子 實驗室

    上傳時間: 2013-05-22

    上傳用戶:歸海惜雪

  • 基于模塊化多電平換流器結構的HVDCLight系統(tǒng)的研究.rar

    輕型高壓直流輸電系統(tǒng)在解決交流系統(tǒng)非同步互聯(lián)、向偏遠地區(qū)的無源負荷供電、滿足保護環(huán)境要求等方面具有很大的優(yōu)勢。在傳統(tǒng)的基于兩電平或三電平電壓源型換流器的輕型高壓直流輸電系統(tǒng)中,換流器交流側需要使用體積龐大和笨重的濾波裝置,橋臂的高電壓需要功率開關器件直接串聯(lián)來實現(xiàn)等,增大了換流站的占地空間,降低了換流器的工作效率。 本文針對傳統(tǒng)輕型高壓直流輸電系統(tǒng)所存在的缺點,采用一種新的模塊化多電平換流器作為輕型高壓直流輸電系統(tǒng)的換流器。分析了模塊化多電平換流器的工作原理,并提出將其應用于輕型高壓直流輸電系統(tǒng)的調(diào)制算法和控制策略。最后對控制系統(tǒng)的具體實現(xiàn)方案進行一定的探討。通過仿真驗證所提出的調(diào)制算法和控制策略的正確性。具體說來,全文的主要工作體現(xiàn)在以下幾個方面: 1、詳細講述模塊化多電平換流器的拓撲結構、子模塊的具體實現(xiàn)形式及工作原理,并提出適合該換流器的調(diào)制算法。 2、詳細介紹組成輕型高壓直流輸電系統(tǒng)的電壓源型換流器的工作原理,分析電壓源型換流器的間接電流和直接電流控制策略。 3、對基于模塊化多電平換流器的輕型高壓直流輸電系統(tǒng)進行仿真,驗證所提出控制策略的正確性。 4、探討解決模塊化多電平換流器子模塊直流側電容電壓的均衡問題,提出一種較為簡單有效的控制方法。 5、提出基于模塊化多電平換流器結構的輕型高壓直流輸電控制系統(tǒng)的實現(xiàn)方法,并重點講述子模塊的數(shù)字邏輯電路的實現(xiàn)方法。

    標簽: HVDCLight 模塊化 換流器

    上傳時間: 2013-04-24

    上傳用戶:huangzr5

  • 分級變頻調(diào)壓軟起動器的設計與仿真研究.rar

    異步電動機的軟起動研究,是一項重要的研究課題。本文以分級變頻理論為基礎,利用數(shù)學分析的方法對分級變頻的子頻率系統(tǒng)進行了深入的研究,總結了各級子頻率系統(tǒng)的電壓相序情況以及最優(yōu)的觸發(fā)角度。并且對傳統(tǒng)異步電動機軟起動器的主電路結構進行了改進,提出了從較低頻率開始分五級起動的分級變頻調(diào)壓軟起動形式,而且各級子頻率的起動都能實現(xiàn)最優(yōu)的正序電壓組合,保證了起動轉矩的最大化。通過對分級變頻調(diào)壓軟起動形式的建模和仿真試驗,證明了此方法可以在降低起動電流的同時實現(xiàn)異步電機的高轉矩起動,驗證了此方法的有效性和可行性?;谝陨涎芯康某晒?,本文介紹了以TMS320LF2407ADSP芯片為核心的軟起動軟硬件設計方法。最后對本課題的進一步研究提出了展望。

    標簽: 分級 仿真研究 頻調(diào)

    上傳時間: 2013-04-24

    上傳用戶:assss

  • 基于FPGA的RS255,223編解碼器的高速并行實現(xiàn).rar

    隨著信息時代的到來,用戶對數(shù)據(jù)保護和傳輸可靠性的要求也在不斷提高。由于信道衰落,信號經(jīng)信道傳輸后,到達接收端不可避免地會受到干擾而出現(xiàn)信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS(Reed—Solomon)碼是差錯控制領域中一類重要的線性分組碼,由于它編解碼結構相對固定,性能強,不但可以糾正隨機差錯,而且對突發(fā)錯誤的糾錯能力也很強,被廣泛應用在數(shù)字通信、數(shù)據(jù)存儲系統(tǒng)中,以滿足對數(shù)據(jù)傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義,而且具有相當大的經(jīng)濟價值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎理論知識,重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行,接著介紹了有限域的有關理論。基于RS碼傳統(tǒng)的單倍結構,本文提出了一種八倍并行編碼及九倍并行解碼方案,并用Verilog HDL語言實現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進行八倍并行擴展,譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現(xiàn)的脈動關鍵方程求解結構,其他模塊均采用九倍并行實現(xiàn)。由于進行了超前運算、流水線及并行處理,使編解碼的數(shù)據(jù)吞吐量大為提高,同時延時更小。 本論文設計了C++仿真平臺,并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經(jīng)過modelsim仿真驗證,并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態(tài)時序分析,綜合軟件為QUATURSⅡ V8.0。驗證及測試表明,本設計在滿足編解碼基本功能的基礎上,能夠實現(xiàn)數(shù)據(jù)的高吞吐量和低延時傳輸,達到性能指標要求。本論文在基于FPGA的RS(255,223)編解碼器的高速并行實現(xiàn)方面的研究成果,具有通用性、可移植性,有一定的理論及經(jīng)濟價值。

    標簽: FPGA 255 223

    上傳時間: 2013-04-24

    上傳用戶:思琦琦

  • MP3音頻解碼器的FPGA原型芯片設計與實現(xiàn).rar

    MP3音樂是目前最為流行的音樂格式,因其音質、復雜度與壓縮比的完美折中,占據(jù)著廣闊的市場,不僅在互聯(lián)網(wǎng)上廣為流傳,而且在便攜式設備領域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象,在實時性、面積等約束條件下,研究MP3解碼電路的設計方法,實現(xiàn)FPGA原型芯片,研究MP3原型芯片的驗證方法。 論文的主要貢獻如下: (1)使用算法融合方法合并MP3解碼過程的相關步驟,以減少緩沖區(qū)存儲單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊,可以減少一半的讀寫RAM操作;把IMDCT模塊內(nèi)部的三個算法步驟融合在一起進行設計,可以省去存儲中間計算結果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中,采用流水線設計技術,設置寄存器把較長的組合邏輯路徑隔開,提高了電路的性能和可靠性;使用連續(xù)訪問公共緩存技術,合理規(guī)劃各計算子模塊的工作時序,將數(shù)據(jù)計算的時間隱藏在訪存過程中;充分利用頻率線的零值區(qū)特性,有效地減少數(shù)據(jù)計算量,加快了數(shù)據(jù)處理的速度。 (3)設計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設計RTL級電路,完成功能仿真,以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺,實現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5%,其中組合邏輯查找表ALUT為7189個,寄存器共有4024個,系統(tǒng)頻率可達69.6MHz,充分滿足了MP3解碼過程的實時性要求。實驗結果表明,MP3音頻解碼FPGA原型芯片可正常播放聲音,解碼音質良好。

    標簽: FPGA MP3 音頻解碼器

    上傳時間: 2013-07-01

    上傳用戶:xymbian

  • 圖象壓縮系統(tǒng)中熵編解碼器的FPGA設計及實現(xiàn)

    隨著移動終端、多媒體、Internet網(wǎng)絡、通信,圖像掃描技術的發(fā)展,以及人們對圖象分辨率,質量要求的不斷提高,用軟件壓縮難以達到實時性要求,而且會帶來因傳輸大量原始圖象數(shù)據(jù)帶來的帶寬要求,因此采用硬件實現(xiàn)圖象壓縮已成為一種必然趨勢。而熵編碼單元作為圖像變換,量化后的處理環(huán)節(jié),是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實現(xiàn),具有廣闊的應用背景。本文以星載視頻圖像壓縮的硬件實現(xiàn)項目為背景,對熵編碼器和解碼器的硬件實現(xiàn)進行探討,給出了并行熵編碼和解碼器的實現(xiàn)方案。熵編解碼器中的難點是huffman編解碼器的實現(xiàn)。在設計并行huffman編碼方案時通過改善Huffman編碼器中變長碼流向定長碼流轉換時的控制邏輯,避免了因數(shù)據(jù)處理不及時造成數(shù)據(jù)丟失的可能性,從而保證了編碼的正確性。而在實現(xiàn)并行的huffman解碼器時,解碼算法充分利用了規(guī)則化碼書帶來的碼字的單調(diào)性,及在特定長度碼字集內(nèi)碼字變化的連續(xù)性,將并行解碼由模式匹配轉換為算術運算,提高了存儲器的利用率、系統(tǒng)的解碼效率和速度。在實現(xiàn)并行huffman編碼的基礎上,結合針對DC子帶的預測編碼,針對直流子帶的游程編碼,能夠對圖像壓縮系統(tǒng)中經(jīng)過DWT變換,量化,掃描后的數(shù)據(jù)進行正確的編碼。同時,在并行huffman解碼基礎上的熵解碼器也可以解碼出正確的數(shù)據(jù)提供給解碼系統(tǒng)的后續(xù)反量化模塊,進一步處理。在本文介紹的設計方案中,按照自頂向下的設計方法,對星載圖像壓縮系統(tǒng)中的熵編解碼器進行分析,進而進行邏輯功能分割及模塊劃分,然后分別實現(xiàn)各子模塊,并最終完成整個系統(tǒng)。在設計過程中,用高級硬件描述語言verilogHDL進行RTL級描述。利用了Altera公司的QuartusII開發(fā)平臺進行設計輸入、編譯、仿真,同時還采用modelsim仿真工具和symplicity的綜合工具,驗證了設計的正確性。通過系統(tǒng)波形仿真和下板驗證熵編碼器最高頻率可以達到127M,在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M,吞吐量可達到2500Mbps,也能滿足性能要求。仿真驗證的結果表明:設計能夠滿足性能要求,并具有一定的使用價值。

    標簽: FPGA 圖象壓縮

    上傳時間: 2013-05-19

    上傳用戶:吳之波123

  • Windows98下利用VB6.0控制多臺變頻器

    文章介紹了西門子MicroMaster變頻器的 RS—485通信協(xié)議,利用VB6.0中的ActiveX控件MSComm6.0通信控件實現(xiàn)了Windows98下單臺微機與多臺變頻器的串行通信控制,并能實

    標簽: Windows 6.0 98 VB

    上傳時間: 2013-05-17

    上傳用戶:coolloo

  • 新型并行Turbo編譯碼器的FPGA實現(xiàn)

    可靠通信要求消息從信源到信宿盡量無誤傳輸,這就要求通信系統(tǒng)具有很好的糾錯能力,如使用差錯控制編碼。自仙農(nóng)定理提出以來,先后有許多糾錯編碼被相繼提出,例如漢明碼,BCH碼和RS碼等,而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯性能成為通信界的一個里程碑。 然而,Turbo碼迭代譯碼復雜度大,導致其譯碼延時大,故而在工程中的應用受到一定限制,而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲器的并行子交織器解決方法,很好地解決了并行訪問存儲器沖突的問題。 本論文在現(xiàn)場可編程門陣列(FPGA)平臺上實現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實現(xiàn)的并行Turbo編譯碼器在時鐘頻率為33MHz,幀長為1024比特,并行子譯碼器數(shù)和最大迭代次數(shù)均為4時,可支持8.2Mbps的編譯碼數(shù)掘吞吐量,而譯碼時延小于124us。本文還使用EP2C35FPGA芯片設計了系統(tǒng)開發(fā)板。該開發(fā)板可提供高速以太網(wǎng)MAC/PHY和PCI接口,很好地滿足了通信系統(tǒng)需求。系統(tǒng)測試結果表明,本文所實現(xiàn)的并行Turbo編譯碼器及其開發(fā)板運行正確、有效且可靠。 本論文主要分為五章,第一章為緒論,介紹Turbo碼背景和硬件實現(xiàn)相關技術。第二章為基于幀分裂和歸零的并行Turbo編碼的設計與實現(xiàn),分別介紹了編碼器和譯碼器的RTL設計,還提出了一種基于多端口存儲器的并行子交織器和解交織器設計。第三章討論了使用NIOS處理器的SOC架構,使用SOC架構處理系統(tǒng)和基于NIOSII處理器和uC/0S一2操作系統(tǒng)的架構。第四章介紹了FPGA系統(tǒng)開發(fā)板設計與調(diào)試的一些工作。最后一章為本文總結及其展望。

    標簽: Turbo FPGA 并行 編譯碼器

    上傳時間: 2013-04-24

    上傳用戶:ziyu_job1234

  • 自適應回波消除器研究及其FPGA實現(xiàn)

    回波消除器廣泛應用于公用電話交換網(wǎng)(PSTN)、移動通信系統(tǒng)和視頻電話會議系統(tǒng)等多種語音通信領域。在PSTN系統(tǒng)中,由于線路阻抗不匹配,遠端語音信號通過混合線圈時產(chǎn)生一定泄漏,一部分信號又傳回遠端,產(chǎn)生線路回波,回波的存在會嚴重影響語音通信質量。本文主要針對線路回波進行研究,設計并實現(xiàn)了滿足實用要求的基于FPGA平臺的回波消除器。 首先,對回波產(chǎn)生原理和目前幾種常用回波消除算法進行了分析,在研究自適應回波消除器的各個模塊,特別是深入分析各種自適應濾波算法和雙講檢測算法,綜合考慮各種算法的運算復雜度和性能的情況下,這里采用NLMS算法實現(xiàn)自適應回波消除器。針對傳統(tǒng)雙講檢測算法在近端語音幅度較低情況下容易產(chǎn)生誤判的情況,給出一種基于子帶濾波器組的改進雙講檢測算法。 本文首先使用C語言實現(xiàn)回波消除器的各個模塊,其中包括自適應濾波器、遠端檢測、雙講檢測、非線性處理和舒適噪聲產(chǎn)生模塊。經(jīng)過仿真測試,相關模塊算法能夠有效提高回波消除器性能。在此基礎上,本文使用硬件描述語言Veillog HDL,在QuartusⅡ和ModelSim軟件平臺上實現(xiàn)各功能模塊,并通過模塊級和系統(tǒng)級功能仿真以及時序仿真驗證,最終在現(xiàn)場可編程門陣列(Field Programmable Gate Arrav,F(xiàn)PGA)平臺上實現(xiàn)回波消除系統(tǒng)。本文詳細闡述了基于FPGA的設計流程與設計方法,并描述了自適應濾波器、基于分布式算法FIR濾波器、除法器和有限狀態(tài)機的設計過程。 根據(jù)ITU-T G.168標準提出的測試要求,本文塒基于FPGA設計實現(xiàn)的自適應回波消除系統(tǒng)進行大量主客觀測試。經(jīng)過測試,各項性能指標均達到或超過G.168標準的要求,具有良好的回波消除效果。

    標簽: FPGA 回波 消除器

    上傳時間: 2013-06-18

    上傳用戶:qwe1234

主站蜘蛛池模板: 琼结县| 浪卡子县| 鞍山市| 上蔡县| 海门市| 信丰县| 金门县| 峨边| 林芝县| 岐山县| 浮山县| 寿光市| 济南市| 陆良县| 同仁县| 古田县| 牡丹江市| 孝感市| 灵璧县| 中宁县| 翁源县| 唐海县| 锡林浩特市| 仪征市| 皋兰县| 霍山县| 柳河县| 兰溪市| 漳平市| 新乡县| 红河县| 六枝特区| 丰城市| 沁水县| 山东省| 潢川县| 宁夏| 镇远县| 周宁县| 鄂托克前旗| 织金县|