亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

聲音導(dǎo)(dǎo)引智能系統(tǒng)(tǒng)

  • WP266 - 利用Spartan-3系列FPGA實(shí)現(xiàn)安全解決方案

    Spartan-3AN 器件帶有可以用于儲(chǔ)存配置數(shù)據(jù)的片上Flash 存儲(chǔ)器。如果在您的設(shè)計(jì)中Flash 存儲(chǔ)器沒有與外部相連,那么Flash 存儲(chǔ)器無法從I/O 引腳讀取數(shù)據(jù)。由于Flash 存儲(chǔ)器在FPGA 內(nèi)部,因此配置過程中Spartan-3AN 器件比特流處于隱藏狀態(tài)。這一配置成了設(shè)計(jì)安全的起點(diǎn),因?yàn)闊o法直接從Flash 存儲(chǔ)器拷貝設(shè)計(jì)。

    標(biāo)簽: Spartan FPGA 266 WP

    上傳時(shí)間: 2013-11-04

    上傳用戶:sammi

  • eZ430-F2013開發(fā)工具用戶指南

    eZ430-F2013 是一款完整的 MSP430 開發(fā)工具,其在小巧的便攜式 USB 棒狀盒內(nèi)提供了評(píng)估 MSP430F2013 以及完成整個(gè)項(xiàng)目所需的全部軟硬件。eZ430-F2013 集成了 IAR Embedded Workbench 或 Code Composer Studio 集成開發(fā)環(huán)境 (IDE),通過選擇設(shè)計(jì)一個(gè)獨(dú)立的系統(tǒng),或選擇分離可移動(dòng)的目標(biāo)板并整合到現(xiàn)有設(shè)計(jì)中來提供完全仿真。USB 端口可為超低功耗 MSP430 提供所需的工作電源,因而無需使用外接電源。MSP430F2013 上的所有 14 個(gè)引腳都可在 MSP-EZ430D 目標(biāo)板上進(jìn)行訪問,可輕松實(shí)現(xiàn)調(diào)試并與外設(shè)接口相連。此外,還可將其中的一個(gè)數(shù)字 I/O 引腳連接至可提供視覺反饋的 LED。MSP430F2013 擁有出色的 16 MIPS 性能,并高度集成了16 位 Δ-Σ 模數(shù)轉(zhuǎn)換器、16 位定時(shí)器、看門狗定時(shí)器、掉電檢測器、支持 SPI 和 I2C 的 USI 模塊,以及待機(jī)電流僅 0.5微安的 5 種低功耗模式。

    標(biāo)簽: 2013 430 eZ 開發(fā)工具

    上傳時(shí)間: 2013-10-24

    上傳用戶:wanglf7409

  • Allegro FPGA System Planner中文介紹

      完整性高的FPGA-PCB系統(tǒng)化協(xié)同設(shè)計(jì)工具   Cadence OrCAD and Allegro FPGA System Planner便可滿足較復(fù)雜的設(shè)計(jì)及在設(shè)計(jì)初級(jí)產(chǎn)生最佳的I/O引腳規(guī)劃,并可透過FSP做系統(tǒng)化的設(shè)計(jì)規(guī)劃,同時(shí)整合logic、schematic、PCB同步規(guī)劃單個(gè)或多個(gè)FPGA pin的最佳化及l(fā)ayout placement,借由整合式的界面以減少重復(fù)在design及PCB Layout的測試及修正的過程及溝通時(shí)間,甚至透過最佳化的pin mapping、placement后可節(jié)省更多的走線空間或疊構(gòu)。   Specifying Design Intent   在FSP整合工具內(nèi)可直接由零件庫選取要擺放的零件,而這些零件可直接使用PCB內(nèi)的包裝,預(yù)先讓我們同步規(guī)劃FPGA設(shè)計(jì)及在PCB的placement。  

    標(biāo)簽: Allegro Planner System FPGA

    上傳時(shí)間: 2013-11-06

    上傳用戶:wwwe

  • 第14章源代碼控制

    當(dāng)許多編程人員從事這項(xiàng)工作但又不使用源代碼管理工具時(shí),源代碼管理幾乎不可能進(jìn)行。Visual SourceSafe是Visual Basic的企業(yè)版配備的一個(gè)工具,不過這個(gè)工具目的是為了保留一個(gè)內(nèi)部應(yīng)用版本,不向公眾發(fā)布(應(yīng)當(dāng)說明的是,M i c r o s o f t并沒有開發(fā)Visual SourceSafe,它是M i c r o s o f t公司買來的) 。雖然Visual SourceSafe有幫助文本可供參考,但該程序的一般運(yùn)行情況和在生產(chǎn)環(huán)境中安裝 Visual SourceSafe的進(jìn)程都沒有詳細(xì)的文字說明。另外,Visual SourceSafe像大多數(shù)M i c r o s o f t應(yīng)用程序那樣經(jīng)過了很好的修飾,它包含的許多功能特征和物理特征都不符合 Microsoft Wi n d o w s應(yīng)用程序的標(biāo)準(zhǔn)。例如,Visual SourceSafe的三個(gè)組件之一(Visual SourceSafe Administrator)甚至連F i l e菜單都沒有。另外,許多程序的菜單項(xiàng)不是放在最合適的菜單上。在程序開發(fā)環(huán)境中實(shí)現(xiàn)Visual SourceSafe時(shí)存在的復(fù)雜性,加上它的非標(biāo)準(zhǔn)化外觀和文檔資料的不充分,使得許多人無法實(shí)現(xiàn)和使用 Visual SourceSafe。許多人甚至沒有試用 Vi s u a l  S o u r c e S a f e的勇氣。我知道許多高水平技術(shù)人員無法啟動(dòng)Visual SourceSafe并使之運(yùn)行,其中有一位是管理控制系統(tǒng)項(xiàng)目師。盡管如此,Visual SourceSafe仍然不失為一個(gè)很好的工具,如果你花點(diǎn)時(shí)間將它安裝在你的小組工作環(huán)境中,你一定會(huì)為此而感到非常高興。在本章中我并不是為你提供一些指導(dǎo)原則來幫助你創(chuàng)建更好的代碼,我的目的是告訴你如何使用工具來大幅度減少管理大型項(xiàng)目和開發(fā)小組所需的資源量,這個(gè)工具能夠很容易處理在沒有某種集成式解決方案情況下幾乎無法處理的各種問題。

    標(biāo)簽: 源代碼 控制

    上傳時(shí)間: 2013-10-24

    上傳用戶:lgd57115700

  • Allegro FPGA System Planner中文介紹

      完整性高的FPGA-PCB系統(tǒng)化協(xié)同設(shè)計(jì)工具   Cadence OrCAD and Allegro FPGA System Planner便可滿足較復(fù)雜的設(shè)計(jì)及在設(shè)計(jì)初級(jí)產(chǎn)生最佳的I/O引腳規(guī)劃,并可透過FSP做系統(tǒng)化的設(shè)計(jì)規(guī)劃,同時(shí)整合logic、schematic、PCB同步規(guī)劃單個(gè)或多個(gè)FPGA pin的最佳化及l(fā)ayout placement,借由整合式的界面以減少重復(fù)在design及PCB Layout的測試及修正的過程及溝通時(shí)間,甚至透過最佳化的pin mapping、placement后可節(jié)省更多的走線空間或疊構(gòu)。   Specifying Design Intent   在FSP整合工具內(nèi)可直接由零件庫選取要擺放的零件,而這些零件可直接使用PCB內(nèi)的包裝,預(yù)先讓我們同步規(guī)劃FPGA設(shè)計(jì)及在PCB的placement。  

    標(biāo)簽: Allegro Planner System FPGA

    上傳時(shí)間: 2013-10-19

    上傳用戶:shaojie2080

  • WP266 - 利用Spartan-3系列FPGA實(shí)現(xiàn)安全解決方案

    Spartan-3AN 器件帶有可以用于儲(chǔ)存配置數(shù)據(jù)的片上Flash 存儲(chǔ)器。如果在您的設(shè)計(jì)中Flash 存儲(chǔ)器沒有與外部相連,那么Flash 存儲(chǔ)器無法從I/O 引腳讀取數(shù)據(jù)。由于Flash 存儲(chǔ)器在FPGA 內(nèi)部,因此配置過程中Spartan-3AN 器件比特流處于隱藏狀態(tài)。這一配置成了設(shè)計(jì)安全的起點(diǎn),因?yàn)闊o法直接從Flash 存儲(chǔ)器拷貝設(shè)計(jì)。

    標(biāo)簽: Spartan FPGA 266 WP

    上傳時(shí)間: 2013-10-31

    上傳用戶:R50974

  • 串口的仿真功能 完全支持 單步不支持 串口中斷 用戶可以使用 用戶不能使用 定時(shí)器2 不占用 使用 P0,P2 口仿真 完全仿真 只能用作總線 89C52等嵌入式CPU仿真 支持 不支

    串口的仿真功能 完全支持 單步不支持 串口中斷 用戶可以使用 用戶不能使用 定時(shí)器2 不占用 使用 P0,P2 口仿真 完全仿真 只能用作總線 89C52等嵌入式CPU仿真 支持 不支持 系統(tǒng)使用CPU 雙CPU設(shè)計(jì) 單CPU 占用用戶堆棧 2個(gè)字節(jié) 6個(gè)字節(jié) I/O引腳占用 一條(p3.5) 兩條(p3.0,p3.

    標(biāo)簽: 89C52 仿真 CPU 用戶

    上傳時(shí)間: 2015-06-06

    上傳用戶:klin3139

  • 迄今為止

    迄今為止,本書已介紹了可在Microsoft Wi n d o w s操作系統(tǒng)中使用的全部網(wǎng)絡(luò)A P I函數(shù)。 利用這些函數(shù),我們的應(yīng)用程序可通過網(wǎng)絡(luò),建立與其他程序的通信聯(lián)系。在那些討論中, 我們在很大程度上將重點(diǎn)放在七層O S I模型的應(yīng)用層和表示層上面

    標(biāo)簽:

    上傳時(shí)間: 2015-07-08

    上傳用戶:royzhangsz

  • KernelDriver發(fā)展套件

    KernelDriver發(fā)展套件,客戶可直接存取USB硬體,並更快為Windows 98、Me、2000、XP、NT、Windows CE.NET和Linux作業(yè)系統(tǒng)發(fā)展高效能的USB裝置驅(qū)動(dòng)程式。這些工具提供圖形導(dǎo)向的發(fā)展環(huán)境、使用簡單的應(yīng)用程式界面、硬體診斷工具和範(fàn)例程式,可以排除研發(fā)瓶頸,讓裝置驅(qū)動(dòng)程式的發(fā)展更容易。

    標(biāo)簽: KernelDriver 套件

    上傳時(shí)間: 2015-10-19

    上傳用戶:skhlm

  • struts的詳細(xì)說明

    struts的詳細(xì)說明,是struts的經(jīng)典經(jīng)驗(yàn)集合,對于做web開發(fā)的技術(shù)人員來說恨合適d o dio 哦!感覺寫的恨不錯(cuò)就發(fā)上來了!

    標(biāo)簽: struts

    上傳時(shí)間: 2016-01-01

    上傳用戶:懶龍1988

主站蜘蛛池模板: 札达县| 澳门| 凤阳县| 监利县| 海原县| 娄底市| 瑞丽市| 祁东县| 营山县| 阜康市| 汕尾市| 东宁县| 樟树市| 华阴市| 策勒县| 来安县| 宿松县| 南乐县| 远安县| 中山市| 楚雄市| 三穗县| 长宁县| 灌云县| 九台市| 武川县| 蚌埠市| 健康| 化州市| 灌云县| 大姚县| 辽阳县| 乌兰县| 佛冈县| 班玛县| 正蓝旗| 武宣县| 左贡县| 巴林左旗| 大理市| 高邑县|