為了滿足寬頻段、細步進頻率綜合器的工程需求,對基于多環(huán)鎖相的頻率合成器進行了分析和研究。在對比傳統(tǒng)單環(huán)鎖相技術基礎上,介紹了采用DDS+PLL多環(huán)技術實現(xiàn)寬帶細步進頻綜,輸出頻段10~13 GHz,頻率步進10 kHz,相位噪聲達到-92 dBc/Hz@1 kHz,雜散抑制達到-68 dBc,滿足實際工程應用需求。
上傳時間: 2013-10-12
上傳用戶:Late_Li
用于定量表示ADC動態(tài)性能的常用指標有六個,分別是:SINAD(信納比)、ENOB(有效位 數(shù))、SNR(信噪比)、THD(總諧波失真)、THD + N(總諧波失真加噪聲)和SFDR(無雜散動態(tài) 范圍)
上傳時間: 2014-01-22
上傳用戶:魚哥哥你好
ADC需要FFT處理器來評估頻譜純度,DAC則不同,利用傳統(tǒng)的模擬頻譜分析儀就能直接 研究它所產生的模擬輸出。DAC評估的挑戰(zhàn)在于要產生從單音正弦波到復雜寬帶CDMA信 號的各種數(shù)字輸入。數(shù)字正弦波可以利用直接數(shù)字頻率合成技術來產生,但更復雜的數(shù)字 信號則需要利用更精密、更昂貴的字發(fā)生器來產生。 評估高速DAC時,最重要的交流性能指標包括:建立時間、毛刺脈沖面積、失真、無雜散 動態(tài)范圍(SFDR)和信噪比(SNR)。本文首先討論時域指標,然后討論頻域指標。
上傳時間: 2013-10-27
上傳用戶:Vici
產品概要: 3GHz射頻信號源模塊GR6710是軟件程控的虛擬儀器模塊,可以通過測控軟件產生9kHz到3GHz的射頻信號源和AM/FM/CW調制輸出,具有CPCI、PXI、SPI、RS232、RS485和自定義IO接口。 產品描述: 3GHz射頻信號源模塊GR6710是軟件程控的虛擬儀器模塊,可以通過測控軟件產生9kHz到3GHz的射頻信號源和AM/FM/CW調制輸出,還可以通過IQ選件實現(xiàn)其它任意調制輸出。GR6710既可程控發(fā)生點頻信號和掃頻信號,也支持內部調制和外部調制。GR6710可安裝于3U/6U背板上工作,也可以獨立供電工作,使用靈活。該模塊可用于通信測試、校準信號源。 技術指標 頻率特性 頻率范圍:9kHz~3GHz,500KHz以下指標不保證 頻率分辨率:3Hz,1Hz(載頻<10MHz時) 頻率穩(wěn)定度:晶振保證 電平特性 電平范圍:-110dBm~+10dBm 電平分辨率:0.5dB 電平準確度:≤±2.5dB@POWER<-90dBm,≤±1.5dB@POWER>-90dBm 輸出關斷功能 頻譜純度 諧波:9KHz~200MHz≥20dBc,200MHz~3GHz≥30dBc 非諧波:≤80dBc典型值(偏移10kHz,載頻<1GHz),≥68dBc(偏移10kHz,其它載頻), 鎖相環(huán)小數(shù)分頻雜散≥64dBc(偏移10kHz) SSB相噪: ≤-98dBc/Hz 偏移20kHz(500MHz) ≤-102dBc/Hz 偏移20kHz(1GHz) ≤-90dBc/Hz 偏移20kHz(>1GHz) 調制輸出:調幅AM、調頻FM、脈沖CW,其它調制輸出可以通過IQ選件實現(xiàn) 調制源:內、外 參考時鐘輸入和輸出:10MHz,14dBm 控制接口:CPCI、PXI、SPI、RS232、RS485、自定義GPIO 射頻和時鐘連接器:SMA-K 電源接口:背板供電、獨立供電 可選 電源及其功耗:+5V DC、±12V DC(紋波≤2%輸出電壓),≤38W 結構尺寸:3U高度4槽寬度(100mm×160mm×82mm,不含連接器部分) 工作環(huán)境:商業(yè)級溫度和工業(yè)級溫度 可選,振動、沖擊、可靠性、MTBF 測控軟件功能:射頻信號發(fā)生、調制信號輸出、跳頻/掃頻信號發(fā)生、支持WindowsXP系統(tǒng) 成功案例: 通信綜測儀器內部的信號源模塊 無線電監(jiān)測設備內部的信號校準模塊 無線電通信測試儀器的調制信號發(fā)生
上傳時間: 2013-11-13
上傳用戶:s363994250
在無線通信系統(tǒng)全面進入3G并開始邁向 4G的過程中,使用數(shù)字預失真技術(Digital Pre-distortion,以下簡稱DPD)對發(fā)射機的功放進行線性化是一門關鍵技術。功率放大器是通信系統(tǒng)中影響系統(tǒng)性能和覆蓋范圍的關鍵部件,非線性是功放的固有特性。非線性會引起頻譜增長(spectral re-growth),從而造成鄰道干擾,使帶外雜散達不到協(xié)議標準規(guī)定的要求。非線性也會造成帶內失真,帶來系統(tǒng)誤碼率增大的問題。
標簽: DPD 數(shù)字預失真 算法 驗證方案
上傳時間: 2013-10-19
上傳用戶:yy_cn
運算放大器集成電路,與其它通用集成電路一樣,向低電壓供電方向發(fā)展,普遍使用3V供電,目的是減少功耗和延長電池壽命。這樣一來,運算放大器集成電路需要有更高的元件精度和降低誤差容限。運算放大器一般位于電路系統(tǒng)的前端,對于時間和溫度穩(wěn)定性的要求是可以理解的,同時要改進電路結構和修調技術。當前,運算放大器是在封裝后用激光修調和斬波器穩(wěn)定技術,這些辦法已沿用多年并且行之有效,它們仍有改進的潛力,同時近年開發(fā)成功的數(shù)字校正技術,由于獲得成功和取得實效,幾家運算放大器集成電路生產商最近公開了它們的數(shù)字修調技術,本文簡介如下。
上傳時間: 2013-11-17
上傳用戶:妄想演繹師
DAC34H84 是一款由德州儀器(TI)推出的四通道、16 比特、采樣1.25GSPS、功耗1.4W 高性能的數(shù)模轉換器。支持625MSPS 的數(shù)據(jù)率,可用于寬帶與多通道系統(tǒng)的基站收發(fā)信機。由于無線通信技術的高速發(fā)展與各設備商基站射頻拉遠單元(RRU/RRH)多種制式平臺化的要求,目前收發(fā)信機單板支持的發(fā)射信號頻譜越來越寬,而中頻頻率一般沒有相應提高,所以中頻發(fā)射DAC 發(fā)出中頻(IF)信號的二次諧波(HD2)或中頻與采樣頻率Fs 混疊產生的信號(Fs-2*IF)離主信號也越來越近,因此這些非線性雜散越來越難被外部模擬濾波器濾除。這些子進行pcb設計布局,能取得較好的信號完整性效果,可以在pcb打樣后,更放心。這些雜散信號會降低發(fā)射機的SFDR 性能,優(yōu)化DAC 輸出的二次諧波性能也就變得越來越重要。
上傳時間: 2013-10-23
上傳用戶:lalalal
本文探討的重點是PCB設計人員利用IP,并進一步采用拓撲規(guī)劃和布線工具來支持IP,快速完成整個PCB設計。從圖1可以看出,設計工程師的職責是通過布局少量必要元件、并在這些元件之間規(guī)劃關鍵互連路徑來獲取IP。一旦獲取到了IP,就可將這些IP信息提供給PCB設計人員,由他們完成剩余的設計。 圖1:設計工程師獲取IP,PCB設計人員進一步采用拓撲規(guī)劃和布線工具支持IP,快速完成整個PCB設計。現(xiàn)在無需再通過設計工程師和PCB設計人員之間的交互和反復過程來獲取正確的設計意圖,設計工程師已經(jīng)獲取這些信息,并且結果相當精確,這對PCB設計人員來說幫助很大。在很多設計中,設計工程師和PCB設計人員要進行交互式布局和布線,這會消耗雙方許多寶貴的時間。從以往的經(jīng)歷來看交互操作是必要的,但很耗時間,且效率低下。設計工程師提供的最初規(guī)劃可能只是一個手工繪圖,沒有適當比例的元件、總線寬度或引腳輸出提示。隨著PCB設計人員參與到設計中來,雖然采用拓撲規(guī)劃技術的工程師可以獲取某些元件的布局和互連,不過,這個設計可能還需要布局其它元件、獲取其它IO及總線結構和所有互連才能完成。PCB設計人員需要采用拓撲規(guī)劃,并與經(jīng)過布局的和尚未布局的元件進行交互,這樣做可以形成最佳的布局和交互規(guī)劃,從而提高PCB設計效率。隨著關鍵區(qū)域和高密區(qū)域布局完成及拓撲規(guī)劃被獲取,布局可能先于最終拓撲規(guī)劃完成。因此,一些拓撲路徑可能必須與現(xiàn)有布局一起工作。雖然它們的優(yōu)先級較低,但仍需要進行連接。因而一部分規(guī)劃圍繞布局后的元件產生了。此外,這一級規(guī)劃可能需要更多細節(jié)來為其它信號提供必要的優(yōu)先級。
上傳時間: 2013-10-12
上傳用戶:sjyy1001
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD,不管是否鑽孔、電鍍。5. BOTTOM PAD:在銲錫面上所設計之零件腳PAD,不管是否鑽孔、電鍍。6. POSITIVE LAYER:單、雙層板之各層線路;多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER:通常指多層板之電源層。8. INNER PAD:多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD:多層板之NEGATIVE LAYER 上所使用之絕緣範圍,不與零件腳相接。10. THERMAL PAD:多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD,一般稱為散熱孔或導通孔。11. PAD (銲墊):除了SMD PAD 外,其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點),其原則如下:1. 一般測試點大小均為30-35mil,元件分布較密時,測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil,一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上,避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間: 2013-10-22
上傳用戶:pei5
磁芯電感器的諧波失真分析 摘 要:簡述了改進鐵氧體軟磁材料比損耗系數(shù)和磁滯常數(shù)ηB,從而降低總諧波失真THD的歷史過程,分析了諸多因數(shù)對諧波測量的影響,提出了磁心性能的調控方向。 關鍵詞:比損耗系數(shù), 磁滯常數(shù)ηB ,直流偏置特性DC-Bias,總諧波失真THD Analysis on THD of the fer rite co res u se d i n i nductancShi Yan Nanjing Finemag Technology Co. Ltd., Nanjing 210033 Abstract: Histrory of decreasing THD by improving the ratio loss coefficient and hysteresis constant of soft magnetic ferrite is briefly narrated. The effect of many factors which affect the harmonic wave testing is analysed. The way of improving the performance of ferrite cores is put forward. Key words: ratio loss coefficient,hysteresis constant,DC-Bias,THD 近年來,變壓器生產廠家和軟磁鐵氧體生產廠家,在電感器和變壓器產品的總諧波失真指標控制上,進行了深入的探討和廣泛的合作,逐步弄清了一些似是而非的問題。從工藝技術上采取了不少有效措施,促進了質量問題的迅速解決。本文將就此熱門話題作一些粗淺探討。 一、 歷史回顧 總諧波失真(Total harmonic distortion) ,簡稱THD,并不是什么新的概念,早在幾十年前的載波通信技術中就已有嚴格要求<1>。1978年郵電部公布的標準YD/Z17-78“載波用鐵氧體罐形磁心”中,規(guī)定了高μQ材料制作的無中心柱配對罐形磁心詳細的測試電路和方法。如圖一電路所示,利用LC組成的150KHz低通濾波器在高電平輸入的情況下測量磁心產生的非線性失真。這種相對比較的實用方法,專用于無中心柱配對罐形磁心的諧波衰耗測試。 這種磁心主要用于載波電報、電話設備的遙測振蕩器和線路放大器系統(tǒng),其非線性失真有很嚴格的要求。 圖中 ZD —— QF867 型阻容式載頻振蕩器,輸出阻抗 150Ω, Ld47 —— 47KHz 低通濾波器,阻抗 150Ω,阻帶衰耗大于61dB, Lg88 ——并聯(lián)高低通濾波器,阻抗 150Ω,三次諧波衰耗大于61dB Ld88 ——并聯(lián)高低通濾波器,阻抗 150Ω,三次諧波衰耗大于61dB FD —— 30~50KHz 放大器, 阻抗 150Ω, 增益不小于 43 dB,三次諧波衰耗b3(0)≥91 dB, DP —— Qp373 選頻電平表,輸入高阻抗, L ——被測無心罐形磁心及線圈, C ——聚苯乙烯薄膜電容器CMO-100V-707APF±0.5%,二只。 測量時,所配用線圈應用絲包銅電磁線SQJ9×0.12(JB661-75)在直徑為16.1mm的線架上繞制 120 匝, (線架為一格) , 其空心電感值為 318μH(誤差1%) 被測磁心配對安裝好后,先調節(jié)振蕩器頻率為 36.6~40KHz, 使輸出電平值為+17.4 dB, 即選頻表在 22′端子測得的主波電平 (P2)為+17.4 dB,然后在33′端子處測得輸出的三次諧波電平(P3), 則三次諧波衰耗值為:b3(+2)= P2+S+ P3 式中:S 為放大器增益dB 從以往的資料引證, 就可以發(fā)現(xiàn)諧波失真的測量是一項很精細的工作,其中測量系統(tǒng)的高、低通濾波器,信號源和放大器本身的三次諧波衰耗控制很嚴,阻抗必須匹配,薄膜電容器的非線性也有相應要求。濾波器的電感全由不帶任何磁介質的大空心線圈繞成,以保證本身的“潔凈” ,不至于造成對磁心分選的誤判。 為了滿足多路通信整機的小型化和穩(wěn)定性要求, 必須生產低損耗高穩(wěn)定磁心。上世紀 70 年代初,1409 所和四機部、郵電部各廠,從工藝上改變了推板空氣窯燒結,出窯后經(jīng)真空罐冷卻的落后方式,改用真空爐,并控制燒結、冷卻氣氛。技術上采用共沉淀法攻關試制出了μQ乘積 60 萬和 100 萬的低損耗高穩(wěn)定材料,在此基礎上,還實現(xiàn)了高μ7000~10000材料的突破,從而大大縮短了與國外企業(yè)的技術差異。當時正處于通信技術由FDM(頻率劃分調制)向PCM(脈沖編碼調制) 轉換時期, 日本人明石雅夫發(fā)表了μQ乘積125 萬為 0.8×10 ,100KHz)的超優(yōu)鐵氧體材料<3>,其磁滯系數(shù)降為優(yōu)鐵
上傳時間: 2014-12-24
上傳用戶:7891