現階段，中國的自動售貨行業蓬勃發展。作為自動服務的核心部件，基于單片機的紙幣識別系統已經越來越不能滿足市場需求。 本文對基于uClinux操作系統和S3C4510B的紙幣識別系統的各個方面進行了研究。研究表明，紙幣識別系統要求能滿足硬實時性，但uClinux操作系統的實時性不強。由于uClinux功能強大，免費且資源豐富，如能成功改進本紙幣識別系統的實時性，紙幣識別系統將在成本，性能和功能性等方面有更大的優勢，所以對實時性進行改進將非常有意義。 在本紙幣識別系統中，紙幣特征采集子系統對實時性要求很高，需要滿足硬實時的要求，所以是否能滿足該子系統的實時性的要求，將是本紙幣識別系統能否很好工作的關鍵所在。通過對當前多種uClinux實時性改進方案進行了解和研究，參考了RTAI和RTLinux的工作原理，提出了基于uClinux操作系統和S3C4510B的紙幣識別系統的實時性改進方案。紙幣特征采集子系統主要依靠碼盤光耦產生的反饋信號生成硬件中斷，然后通過處理該中斷，實現對紙幣特征的采集。在本文提出的方案中，為了提高系統對硬件中斷的反應速度，避開uClinux對中斷的慢處理，在操作系統與硬件之間建立了一個特殊的硬件抽象層來管理中斷，并將紙幣特征采集功能與操作系統剝離，放入一個單獨的處理單元。通過這樣的處理，使得中斷產生時，硬件抽象層暫停uClinux操作系統的運行，直接將中斷交由紙幣特征采集處理單元處理，實時的完成紙幣特征數據的采集。
上傳時間： 2013-05-24
上傳用戶：shenlan
隨著人們對于數字視頻和數字圖像的需求越來越大，數字電視廣播和手機電視迅速發展起來，但是人們對于數字圖像質量的要求也越來越高。對于觀眾來講，畫面的質量幾乎是最為重要的，然而由于信道傳輸特性不理想和加性噪聲的影響，不可避免地會產生誤碼，導致圖像質量的下降，甚至無法正常收看。因此，為了保障圖像質量就需要采用糾錯編碼(又稱信道編碼)的方式來實現通信。在數字視頻廣播系統(DVB)中，無論是衛星傳輸，電纜傳輸還是地面傳輸都采用了信道編碼。 本文首先深入研究DVB標準中的信道編碼部分的關鍵技術；然后依照DVB-T標準技術要求，設計并硬件實現了數字視頻傳輸的信道編解碼系統。在該系統中，編解碼器與信源端的接口利用了MPEG-2的視頻傳輸接口同步并行接口(SPI)，這種接口的應用讓系統具有很強的通用性；與信道端接口采用了G.703接口，具有G.703接口功能和特性的數據通信設備可以直接與數字通信設備連接，這使得應用時對于信道的選擇具有較大的靈活性。 在深入理解RS編解碼算法，卷積交織/解交織原理，卷積編碼/VITERBI譯碼算法原理的基礎上，本文給出了解碼部分的設計方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件實現。在RS解碼過程中引入了流水線機制，從而很大程度上提高了解碼效率。解交織器部分采用了RAM分區循環法，利用對RAM讀寫地址的控制實現解卷積交織，這種方法控制電路簡單，實現速度比較快，代價小。VITERBI譯碼器采用截尾譯碼，在幾乎不影響譯碼準確度的基礎上大大提高了解碼效率。
上傳時間： 2013-07-16
上傳用戶：372825274
隨著安全通信數據速率的提高,關鍵數據加密算法的軟件實施成為重要的系統瓶頸.基于FPGA的高度優化的可編程的硬件安全性解決方案提供了并行處理能力,并且可以達到所要求的加密處理性能(每秒的SSL或RSA運算次數)基準.網絡的迅速發展,對安全性的需要變得越來越重要.然而,盡管網絡技術進步很快,安全性問題仍然相對落后.由于FPGA所提供的設計優勢,特別是新的高速版本,網絡系統設計人員可以在這些網絡設備中經濟地實現安全性支持.FPGA是實現設計靈活性和功能升級的關鍵,對于容錯、IPSec協議和系統接口問題而言這兩點非常重要.而且,FPGA還為網絡系統設計人員提供了適應不同安全處理功能以及隨著安全技術的發展方便地增加對新技術支持的能力.標準加密/解決以及認證算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被廣泛用于全球網絡安全系統中.本文介紹了基于PCI總線的加密卡的研制,硬件板卡的結構,著重論述了加密卡上加密模塊的實現,即用FPGA實現3DES及IDEA、MD5算法的過程,加密卡的工作原理,加密卡中多種密碼算法的配置原理,最后對3DES算法及IDEA、MD5算法的實現進行仿真,并繪制了板卡的原理圖,對PCI接口原理進行了闡述.在論文中,首先闡述了數據加密原理.介紹了數據加密的算法和數據加密的技術發展趨勢,并重點說明了3DES的算法.由于加密卡的生存空間在于其高速的加密性能與便捷的使用方式,所以,我們的加密卡采用的是基于PCI插槽的結構,遵從的是PCI2.2規范,理解并掌握PCI總線的規范是了解整個系統的重要一環,本文講述了PCI總線的特點和性能,以及總線的信號.由于遵從高速性的要求,我們在硬件選型的時候,選用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能強,速度也非常快,但目前價格仍然太高,不適合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能適中,價格低廉,產品成熟等特點,是較好的選擇.FPGA選用的XILINX公司的XC2V3000,在隨后的文章中,我們將會對這些器件特性做相應說明.并由此得出電路原理圖的繪制.文章的重點之一在于3DES算法及IDEA、MD5算法的FPGA實現,以Xilinx公司VIRTEXII結構的VXC2V3000為例,闡述用FPGA高速實現3DES算法及IDEA、MD5算法的設計要點及關鍵部分的設計.
上傳時間： 2013-04-24
上傳用戶：qazwsc
汽車行駛記錄儀是對車輛行駛速度、時間、里程以及有關車輛行駛的其他狀態信息進行記錄、存儲并可通過接口實現數據輸出的數字式電子記錄裝置。汽車行駛記錄儀的使用，對遏止疲勞駕駛、車輛超速等交通違章、約束駕駛人員的不良駕駛行為、保障車輛行駛安全以及道路交通事故的分析鑒定具有重要的作用。一個完整的汽車行駛記錄儀系統包括車載主機和上位機管理分析軟件兩部份。 在嵌入式技術被廣泛運用的今天，我國現在應用的汽車行駛記錄儀仍然多是運用8位或者16位單片機作為處理器，采用匯編語言，結構簡單功能單一。為了使嵌入式技術也在汽車行駛記錄儀中得到運用，同時為了滿足我國《汽車行駛記錄儀》GB/T 19056-2003標準要求，并與國際IEEE 1616標準接軌，本文設計了基于嵌入式系統的汽車行駛記錄儀，采用的是三星公司的S3C2410 32位處理器和Linux操作系統，這樣提高了系統的實時性，功能也得以擴展。 本文詳細論述了汽車行駛記錄儀系統主機模塊軟硬件的設計與實現，并且介紹了上位機管理分析軟件的設計。論文首先介紹了課題的研究背景，并對國內外汽車行駛記錄儀的研究現狀進行了概括，在此基礎上提出了本課題需要完成的目標。闡述了基于嵌入式系統的總體設計構思以及各個功能模塊不同方案優劣的比較，并對最終方案進行了描述，此后詳細介紹了各主要功能部件的特點及應用。 在系統軟件設計單元，對主機軟件開發環境、調試方法以及系統各功能模塊的流程設計做了詳細描述，同時介紹了BootLoader、Linux操作系統和設備驅動程序在S3C2410上的編譯和移植全過程。最后，論文對整個系統的功能和特點進行了總結，并對下一步工作以及記錄儀今后的發展進行了展望。
標簽： 汽車行駛記錄儀
上傳時間： 2013-05-25
上傳用戶：martinyyyl
H.264/AVC是ITU-T和ISO聯合推出的新標準，采用了近幾年視頻編碼方面的先進技術，以較高編碼效率和網絡友好性成為新一代國際視頻編碼標準。 本文以實現D1格式的H.264/AVC實時編碼器為目標，作者負責系統架構設計，軟硬件劃分以及部分模塊的硬件算法設計與實現。通過對H.264/AVC編碼器中主要模塊的算法復雜度的評估，算法特點的分析，同時考慮到編碼器系統的可伸縮性，可擴展性，本文采用了DSP+FPGA的系統架構。DSP充當核心處理器，而FPGA作為協處理器，針對編碼器中最復雜耗時的模塊一運動估計模塊，設計相應的硬件加速引擎，以提供編碼器所需要的實時性能。 H.264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案，其中一個主要的不同在于幀間預測采用了可變塊尺寸的運動估計，同時運動向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用，以及更加精確的亞像素位置的預測，可以改善運動補償精度，提高圖像質量和編碼效率，但同時也大大增加了編碼器的復雜度，因此需要設計專門的硬件加速引擎。 本文給出了1/4像素精度的運動估計基于FPGA的硬件算法設計與實現，包括整像素搜索，像素插值，亞像素(1/2，1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設計中，將多處理器技術和流水線技術相結合，提供高性能的并行計算能力，同時，采用合理的存儲器組織結構以提供高數據吞吐量，滿足運算的帶寬要求，并使編碼器具有較好的可伸縮性。最后，在Modelsim環境下建立測試平臺，完成了對整個設計的RTL級的仿真驗證，并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進行優化，從而使工作頻率最終達到134MHz，分析數據表明該模塊能夠滿足編碼器的實時性要求。
上傳時間： 2013-07-24
上傳用戶：sn2080395
數字語音通信是當前信息產業中發展最快、普及面最廣的業務。語音信號壓縮編碼是數字語音信號處理的一個方面，它和通信領域聯系最為密切。在現有的語音編碼中，美國聯邦標準混合激勵線性預測（MELP—Mixed Excited Linear Prediction）算法在2．4kb/s的碼率下取得了較好的語音質量，具有廣闊的應用前景。 FPGA作為一種快速、高效的硬件平臺在數字信號處理和通信領域具有著獨特的優勢。現代大容量、高速度的FPGA一般都內嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模塊。用FPGA來實現數字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構成的DSP系統非常易于修改、測試及硬件升級。 本論文闡述了一種基于FPGA的混合激勵線性預測聲碼器的研究與設計。首先介紹了語音編碼研究的發展狀況以及低速率語音編碼研究的意義，接著在對MELP算法進行深入分析的基礎上，提出了利用DSP Builder在Matlab中建模的思路及實現過程，最后本文把重點放在MELP聲碼器的編解碼器設計上，利用DSP Builder、QuartusⅡ分別設計了其中的濾波器、分幀加窗處理、線性預測分析等關鍵模塊。 在Simulink環境下運用SignalCompiler對編解碼系統進行功能仿真，為了便于仿真，系統中沒有設計的模塊在Simulink中用數學模型代替，仿真結果表明，合成語音信號與原始信號很好的擬合，系統編解碼后語音質量基本良好。
上傳時間： 2013-06-02
上傳用戶：lili1990
隨著紅外焦平面陣列的不斷發展，紅外技術的應用范圍將越來越廣泛。焦平面面陣探測器的一個最大的缺點是固有的非均勻性。本文首先介紹了紅外熱成像技術的發展，討論了紅外焦平面陣列的基本原理和工作方式，分析了紅外非均勻性產生的原因。其次研究了幾種主要的非均勻校正方法以及焦平面陣列元的盲元檢測和補償的方法，對紅外圖像處理技術做了研究。 本文研究的探測器是法國ULIS公司的320×240非制冷微測輻射熱計焦平面陣列探測器。主要研究對其輸出信號進行非均勻性校正和圖像增強。最后針對這一課題編寫了基于FPGA的兩點校正、兩點加一點校正、全局非均勻校正算法和紅外圖像直方圖均衡化增強程序，并對三種校正方法做了比較。
上傳時間： 2013-08-03
上傳用戶：qq442012091
現場可編程門陣列(FPGA)是一種現場可編程專用集成電路，它將門陣列的通用結構與現場可編程的特性結合于一體，如今，FPGA系列器件已成為最受歡迎的器件之一。隨著FPGA器件的廣泛應用，它在數字系統中的作用日益變得重要，它所要求的準確性也變得更高。因此，對FPGA器件的故障測試和故障診斷方法進行更全面的研究具有重要意義。隨著FPGA器件的迅速發展，FPGA的密度和復雜程度也越來越高，使大量的故障難以使用傳統方法進行測試，所以人們把視線轉向了可測性設計(DFT)問題。可測性設計的提出為解決測試問題開辟了新的有效途徑，而邊界掃描測試方法是其中一個重要的技術。 本文對FPGA的故障模型及其測試技術和邊界掃描測試的相關理論與方法進行了詳細的探討，給出了利用布爾矩陣理論建立的邊界掃描測試過程的數學描述和數學模型。論文中首先討論邊界掃描測試中的測試優化問題，總結解決兩類優化問題的現有算法，分別對它們的優缺點進行了對比，進而提出對兩種現有算法的改進思想，并且比較了改進前后優化算法的性能。另外，本文還對FPGA連線資源中基于邊界掃描測試技術的自適應完備診斷算法進行了深入研究。在研究過程中，本文基于自適應完備診斷的思想對原有自適應診斷算法的性能進行了分析，并將獨立測試集和測試矩陣的概念引入原有自適應診斷算法中，使改進后的優化算法能夠簡化原算法的實現過程，并實現完備診斷的目標。最后利用測試仿真模型證明了優化算法能夠更有效地實現完備診斷的目標，在緊湊性指標與測試復雜性方面比現在算法均有所改進，實現了算法的優化。
上傳時間： 2013-06-30
上傳用戶：不挑食的老鼠
目前的國內的CCD高清攝相頭能夠輸出一組視頻信號和數字圖像信號，雖然視頻信號能夠直接在監視器顯示，但是輸出的數字圖像信號占用存儲空間太大，不便于進行傳輸。本文設計了一種基于FPGA的數字圖像壓縮卡。 在過去的十幾年中，國際標準化組織制訂了一系列的國際視頻編碼標準并廣泛應用到各種領域。It.264/AVC是ITU-T和ISO聯合推出的新標準，采用了近幾年視頻編碼方面的先進技術，以較高編碼效率和網絡友好性成為新一代國際視頻編碼標準。 新發展的H．264/AVC比原有的視頻編碼標準大幅度提高了編碼效率，但其運算復雜度也大大增加，本文簡要分析了H．264/AVC的復雜度及其優化的途徑，給出了主要模塊的優化算法實驗結果。 H．264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案，主要不同有：增強的運動預測能力，準確匹配的較小塊變換，自適應環內濾波器，增強的熵編碼。測試結果表明這些新特征使H．264/AVC編碼器提高50％編碼效率的同時，增加了一個數量級的復雜度。實際中恰當地使用H．264/AVC編碼工具可以較低的實現復雜度得到與復雜配置相當的編碼效率。故實際編碼系統開發需要在運算復雜性和編碼效率之間進行折衷、兼顧考慮。H．264/AVC引入的新編碼特征既增加基本模塊的復雜度，也成倍增加算法的復雜度。針對它們的作用和實現方法的不同，可采用不同的硬件實現方法。本文基于上述思路進行優化，具體的工作包括：針對去塊濾波的復雜性，本文提出一種適合硬件實現的算法，使其在節省了資源的同時，很好的達到了標準所定義的性能。針對變換量化的復雜性，本文提出一種既滿足整體的硬件流水結構，又極大的降低了硬件資源的實現方法。針對碼率控制的實現，本文提出了一種有別于傳統實現方式的算法，在保證實時性的同時，極大的提高了編碼器的性能。本文基于上述算法還進行Baseline Profile編碼器的研究，給出了一種實時編碼器結構，實現了對高清圖像格式(720P)的實時編碼，并將其和當前業界先進水平進行了對比，表明本文所實現得結構能夠達到當前業界的先進水平。
上傳時間： 2013-07-23
上傳用戶：yepeng139
文中簡單闡述了紅外輻射機理，論述了紅外焦平面陣列技術的發展狀況。紅外成像系統，尤其是紅外焦平面陣列，由于探測器材料和制造工藝的原因，各像素點之間的靈敏度存在差別，甚至存在一些缺陷點，各個探測單元特征參數不完全一致，因而存在著較大的非均勻性，降低了圖像的分辨率，影響了紅外成像系統的有效作用距離。實時非均勻性校正是提高和改善紅外圖像質量的一項重要技術。 論文建立了描述其非均勻性的數學模型，分析了紅外焦平面陣列非均勻性產生的原因及特點，討論了幾種常用的非均勻性校正的方法，指出了其各自的優缺點和適應場合。 根據紅外探測器光譜響應的特點和基于參考源的兩點溫度非均勻性校正理論，采用FPGA+DSP實現紅外成像系統實時非均勻性兩點校正，設計完成了相應的紅外焦平面陣列非均勻性校正硬件電路。對該系統中各個模塊的功能及電路實現進行了詳細的描述，并給出了相應的結構框圖。同時給出了該圖像處理器的部分軟件流程圖。該方法動態范圍大而且處理速度快，適用于紅外成像系統實時的圖像處理場合。實踐表明，該方案取得了較為滿意的結果。
上傳時間： 2013-04-24
上傳用戶：shinnsiaolin
