VHDL 基礎程序百例 FPGA 邏輯設計源碼VHDL語言100例第1例 帶控制端口的加法器第2例 無控制端口的加法器第3例 乘法器第4例 比較器第5例 二路選擇器第6例 寄存器第7例 移位寄存器第8例 綜合單元庫第9例 七值邏輯與基本數據類型第10例 函數第11例 七值邏輯線或分辨函數第12例 轉換函數第13例 左移函數第14例 七值邏輯程序包第15例 四輸入多路器第16例 目標選擇器第17例 奇偶校驗器第18例 映射單元庫及其使用舉第19例 循環邊界常數化測試第20例 保護保留字第21例 進程死鎖 第22例 振蕩與死鎖第23例 振蕩電路第24例 分辨信號與分辨函數第25例 信號驅動源第26例 屬性TRANSACTION和分辨信號第27例 塊保護及屬性EVENT,第28例 形式參數屬性的測試第29例 進程和并發語句第30例 信號發送與接收第31例 中斷處理優先機制建模第32例 過程限定第33例 整數比較器及其測試第34例 數據總線的讀寫第35例 基于總線的數據通道第36例 基于多路器的數據通道第37例 四值邏輯函數第38例 四值邏輯向量按位或運算第39例 生成語句描述規則結構第40例 帶類屬的譯碼器描述第41例 帶類屬的測試平臺第42例 行為與結構的混合描述第43例 四位移位寄存器第44例 寄存／計數器第45例 順序過程調用第46例 VHDL中generic缺省值的使用第47例 無輸入元件的模擬第48例 測試激勵向量的編寫第49例 delta延遲例釋第50例 慣性延遲分析第51例 傳輸延遲驅動優先第52例 多倍（次）分頻器第53例 三位計數器與測試平臺第54例 分秒計數顯示器的行為描述6第55例 地址計數器第56例 指令預讀計數器第57例 加.c減.c乘指令的譯碼和操作第58例 2－4譯碼器結構描述第59例 2－4譯碼器行為描述第60例 轉換函數在元件例示中的應用第61例 基于同一基類型的兩分辨類型的賦值相容問題第62例 最大公約數的計算第63例 最大公約數七段顯示器編碼第64例 交通燈控制器第65例 空調系統有限狀態自動機第66例 FIR濾波器第67例 五階橢圓濾波器第68例 鬧鐘系統的控制第69例 鬧鐘系統的譯碼第70例 鬧鐘系統的移位寄存器第71例 鬧鐘系統的鬧鐘寄存器和時間計數器第72例 鬧鐘系統的顯示驅動器第73例 鬧鐘系統的分頻器第74例 鬧鐘系統的整體組裝第75例 存儲器第76例 電機轉速控制器第77例 神經元計算機第78例ccAm2901四位微處理器的ALU輸入第79例ccAm2901四位微處理器的ALU第80例ccAm2901四位微處理器的RAM第81例ccAm2901四位微處理器的寄存器第82例ccAm2901四位微處理器的輸出與移位第83例ccAm2910四位微程序控制器中的多路選擇器第84例ccAm2910四位微程序控制器中的計數器／寄存器第85例ccAm2910四位微程序控制器的指令計數器第86例ccAm2910四位微程序控制器的堆棧第87例 Am2910四位微程序控制器的指令譯碼器第88例 可控制計數器第89例 四位超前進位加法器第90例 實現窗口搜索算法的并行系統（1）——協同處理器第91例 實現窗口搜索算法的并行系統（2）——序列存儲器第92例 實現窗口搜索算法的并行系統（3）——字符串存儲器第93例 實現窗口搜索算法的并行系統（4）——頂層控制器第94例 MB86901流水線行為描述組成框架第95例 MB86901寄存器文件管理的描述第96例 MB86901內ALU的行為描述第97例 移位指令的行為描述第98例 單周期指令的描述第99例 多周期指令的描述第100例 MB86901流水線行為模型
上傳時間： 2022-05-14
上傳用戶：
FLASH實驗-SPI學習目標：1、學會STM32硬件SPI2、學會對EN25Q64進行讀寫操作10.1 EN25Q64簡介EN25Q64是華邦公司推出的大容量SPI FLASH產品，EN25Q64的容量為64M比特，也就是說有8M字節.EN25Q64將8M的容量分為128個塊（Block），每個塊大小為64K字節，每個塊又分為16個扇區（Sector），每個扇區4K個字節.EN25Q64的最少擦除單位為一個扇區，也就是每次必除4K個字節。EN25Q64支持標準的SPI，還支持雙輸出/四輸出的SPI，最大SPI時鐘可以到80Mhz（雙輸出時相當于160Mhz，四輸出時相當于320M），更多的EN25Q64的介紹，請參考EN25Q64的DAIASHEET.10.2 SPI簡介從上面的簡介我們知道，EN25Q64是使用SPI來通信的。那什么是SPI呢？SPI是英語Serial Peripheral interface的縮寫，顧名思義就是串行外圍設備接口，SPI接口主要用四根線進行通信：1，MISO：主設備數據輸入，從設備數據輸出。2，MOSI：主設備數據輸出，從設備數據輸入。3，SCLK：時鐘信號，由主設備產生。4.CS：從設備片選信號，由主設備控制。而通常意義上，SPI的通信只用三根線就可以了，一根時鐘線、一根輸出、根輸入。為了更好理解SPI的傳輸原理，我們來看一下SPI的內部結構：從圖上可以有知道，SPI數據的傳輸過程其實是通過一個移位寄存器來完成的，主機將自己的移位寄存器的數據移出，同時從機的移位寄存器數據移入，同時將自己的數據移出。簡單的來理解，就像將兩個寄存器貼在一起，然后進行循環左移或者循環右移（SPI的傳輸可以選擇先發送高位還是先發送低位。），直到兩個寄存器的數據交換為止。而時鐘信號SCLK就是控制傳輸速率的。STM32內部是給我們提供了一個SPI的外設的，那么我們就可以使用單片機的內部的SPI來控制EN25Q64了
上傳時間： 2022-06-18
上傳用戶：
計算機基本知識、SPI總線說明串行外圍設備接口SPI（serial peripheral interface）總線技術是Motorola公司推出的一種同步串行接口，Motorola公司生產的絕大多數MCU（微控制器）都配有SPI硬件接口，如68系列MCU，SPI用于CPU與各種外圍器件進行全雙工、同步串行通訊。SPI可以同時發出和接收串行數據。它只需四條線就可以完成MCU與各種外圍器件的通訊，這四條線是：串行時鐘線（CSK）、主機輸入/從機輸出數據線（MISO）主機輸出/從機輸入數據線（MOSD）、低電平有效從機選擇線es。這些外圍器件可以是簡單的TTL移位寄存器，復雜的LCD顯示驅動器，A/D.D/A轉換子系統或其他的MCU，當SPI工作時，在移位寄存器中的數據逐位從輸出引腳（MOSI）輸出（高位在前），同時從輸入引腳（MISO）接收的數據逐位移到移位寄存器（高位在前），發送一個字節后，從另一個外圍器件接收的字節數據進入移位寄存器中。主SPI的時鐘信號（SCK）使傳輸同步，其典型系統框圖如下圖所示。
上傳時間： 2022-06-19
上傳用戶：
SPI總線協議及SPI時序圖詳解SP1是英語Serial Peripheral Interface的縮寫，顧名思義就是串行外圍設備接口。SPI是一種高速的、全雙工、同步的通信總線，并且在芯片的管腳上只占用四根線，節約了芯片的管腳，同時為PCB的布局上節省空間，提供方便，正是出于這種簡單易用的特性，現在越來越多的芯片集成了這種通信協議。SP1是一個環形總線結構，由ss（cs）、sck，sdi、sdo構成，其時序其實很簡單，主要是在sck的控制下，兩個雙向移位寄存器進行數據交換。上升沿發送、下降沿接收、高位先發送上升沿到來的時候，sdo上的電平將被發送到從設備的寄存器中，下降沿到來的時候，sdi上的電平將被接收到主設備的寄存器中，假設主機和從機初始化就緒：并且主機的sbuff-Oxaa（10101010），從機的sbuff-0x55（01010101），下面將分步對spi的8個時鐘周期的數據情況演示一遍（假設上升沿發送數據）。
上傳時間： 2022-06-23
上傳用戶：fliang
1引言隨著CCD技術的飛速發展，傳統的時序發生器實現方法如單片機D口驅動法，EPROM動法，直接數字驅動法等，存在著調試困難、靈活性較差、驅動時鐘頻率低等缺點，已不能很好地滿足CCD應用向高速化，小型化，智能化發展的需要。而可編程邏輯器件CPLD具有了集成度高、速度快、可靠性好及硬件電路易于編程實現等特點，可滿足這些需要，而且其與VHDL語言的結合可以更好地解決上述問題，非常適合CCD驅動電路的設計。再加上可編程邏輯器件可以通過軟件編程對其硬件的結構和工作方式進行重構，從而使得硬件的設計可以如同軟件設計那樣方便快捷，本文以東芝公司TCD1702C為例，闡述了利用CPLD技術，在分析其驅動時序關系的基礎上，使用VHDL語言實現了CCD驅動的原理和方法。2線陣的工作原理及驅動時序分析TCD1702C為THOSHBA公司生產的一種有效像元數為7500的雙溝道二相線陣CCD，其像敏單元尺寸為7um×7um×7um長寬高。中心距亦為7um.最佳工作頻率IMHzTCD1702C的原理結構如圖1所示。它包括：由存儲電極光敏區和電荷轉移電極轉移柵組成的攝像機構，兩個CCD移位寄存器，輸出機構和補償機構四個部分，如圖1所示，
上傳時間： 2022-06-23
上傳用戶：
CCD（ Charge Coupled Device ）全稱為電荷耦合器件，是70 年代發展起來的新型半導體器件。它是在MOS集成電路技術基礎上發展起來的，為半導體技術應用開拓了新的領域。它具有光電轉換、信息存貯和傳輸等功能，具有集成度高、功耗小、結構簡單、壽命長、性能穩定等優點，故在固體圖像傳感器、信息存貯和處理等方面得到了廣泛的應用。CCD圖像傳感器能實現信息的獲取、轉換和視覺功能的擴展，能給出直觀、真實、多層次的內容豐富的可視圖像信息，被廣泛應用于軍事、天文、醫療、廣播、電視、傳真通信以及工業檢測和自動控制系統。實驗室用的數碼相機、光學多道分析器等儀器，都用了CCD作圖象探測元件。一個完整的CCD器件由光敏單元、轉移柵、移位寄存器及一些輔助輸入、輸出電路組成。CCD工作時，在設定的積分時間內由光敏單元對光信號進行取樣，將光的強弱轉換為各光敏單元的電荷多少。取樣結束后各光敏元電荷由轉移柵轉移到移位寄存器的相應單元中。移位寄存器在驅動時鐘的作用下，將信號電荷順次轉移到輸出端。將輸出信號接到示波器、圖象顯示器或其它信號存儲、處理設備中，就可對信號再現或進行存儲處理。由于CCD光敏元可做得很小（約10um），所以它的圖象分辨率很高。
上傳時間： 2022-06-23
上傳用戶：
DS1302包括時鐘/日歷寄存器和31字節（8位）的數據暫存寄存器，數據通信僅通過一條串行輸入輸出口。實時時鐘/日歷提供包括秒、分、時、日期、月份和年份信息。閏年可自行調整，可選擇12小時制和24小時制，可以設置AM、PM。 主要工作原理圖如Figure 1 所示：移位寄存器，控制邏輯，晶振，時鐘和RAM。在進行任何數據傳輸時，必須被制高電平（注意雖然將它置為高電平，內部時鐘還是在晶振作用下走時的，此時，允許外部讀寫數據），在每個SCLK上升沿時數據被輸入，下降沿時數據被輸出，一次只能讀寫一位，適度還是寫需要通過串行輸入控制指令來實現（也是一個字節），通過8個脈沖便可讀取一個字節從而實現串行輸入與輸出。最初通過8個時鐘周期載入控制字節到移位寄存器。如果控制指令選擇的是單字節模式，連續的8個時鐘脈沖可以進行8位數據的寫和8位數據的讀操作，SCLK時鐘的上升沿時，數據被寫入DS1302，SCLK脈沖的下降沿讀出DS1302的數據。8個脈沖便可讀寫一個字節。在突發模式，通過連續的脈沖一次性讀寫完7個字節的時鐘/日歷寄存器（注意時鐘/日歷寄存器要讀寫完），也可以一次性讀寫8~328位RAM數據（可按實際情況讀寫一定數量的位，不必全部讀寫， 兩者的區別）。
上傳時間： 2022-06-24
上傳用戶：默默
一.SPI總線簡介串行外圍設備接口SPI（serial peripheral interface）總線技術是Motorola公司推出的一種同步串行接口。SPI用于CPU與各種外圍器件進行全雙工、同步串行通訊。它只需四條線就可以完成MCU與各種外圍器件的通訊，這四條線是：串行時鐘線（CSK、主機輸入/從機輸出數據線（MISO）、主機輸出/從機輸入數據線（MOSI）、低電平有效從機選擇線CS。當SPI工作時，在移位寄存器中的數據逐位從輸出引腳（MOSl）輸出（高位在前），同時從輸入引腳（MISO）接收的數據逐位移到移位寄存器（高位在前）。發送一個字節后，從另一個外圍器件接收的字節數據進入移位寄存器中。即完成一個字節數據傳輸的實質是兩個器件寄存器內容的交換。主SPI的時鐘信號（SC）使傳輸同步。其典型系統框圖如下圖所示。
上傳時間： 2022-06-25
上傳用戶：
在數字技術高速發展的今天，有許多芯片被用作數據交換的核心器件，以起到承上啟下數據交換的權紐作用。FPGA即現場可編程門陣列，由于其運行速度快且具有可編程的靈活性，現在已經成為EDA設計的主要邏輯器件，SPI接口技術是一種高速高效率的串行接口技術，主要用于擴展外設和進行數據交換，在許多高檔的單片機中，已經作為一種配置標準。如AT8958252.ADC812等等，使工程技術人員在設計系統時具有更大的靈活性，因而受到工程技術人員的歡迎。但像MCS51系列、MCS96系列等應用非常廣泛的單片機并不帶SPI接口，這樣就限制了在這些系統中使用帶SPI接口的器件。該文將用軟件模擬SPI接口時序的方法來實現MCU與FPGA之間的數據換換。1 SP1總線接口概述SPI（Serial Peripheral Interfce-串行外設接口）總線系統是一種同步串行外設接口，允許MCU與各種外圍設備以串行方式進行通信、數據交換。SPIT在芯片的管腳上只占用4根線，節約了芯片的管腳，同時為PCB的布局上節省空間，提供方便，正是出于這種簡單易用的特性，現在越來越多的芯片集成了這種通信協議.SPI是一個環形總線結構，由SS（CS）、SCK.SDI SD0構成，其時序其實很簡單，主要是在SK的控制下，兩個雙向移位寄存器進行數據交換。SPI主要特點有：可以同時發出和接收串行數據；可以當作主機或從機工作：提供頻率可編程時鐵發送結束中斷標志；寫沖突保護；總線競爭保護等。
上傳時間： 2022-06-26
上傳用戶：
SPI總線協議及SPI時序圖詳解SPI，是英語Serial Peripheral Interface的縮寫，顧名思義就是串行外圍設備接口。SPl，是一種高速的，全雙工，同步的通信總線，并且在芯片的管腳上只占用四根線，節約了芯片的管腳，同時為PCB的布局上節省空間，提供方便，正是出于這種簡單易用的特性，現在越來越多的芯片集成了這種通信協議。SPI是一個環形總線結構，由ss（cs）、sck、sdi、sdo構成，其時序其實很簡單，主要是在sck的控制下，兩個雙向移位寄存器進行數據交換。上升沿發送、下降沿接收、高位先發送。上升沿到來的時候，sdo上的電平將被發送到從設備的寄存器中。下降沿到來的時候，sdi上的電平將被接收到主設備的寄存器中。假設主機和從機初始化就緒：并且主機的sbuff=0xaa（10101010），從機的sbuff=0x55（01010101），下面將分步對spi的8個時鐘周期的數據情況演示一遍（假設上升沿發送數據）。
上傳時間： 2022-06-28
上傳用戶：
