隨著微電子技術(shù)和電力電子技術(shù)的發(fā)展，伺服運(yùn)動(dòng)控制系統(tǒng)已經(jīng)從模擬控制發(fā)展到全數(shù)字控制，其性能不斷提高，在工業(yè)機(jī)器人、數(shù)控機(jī)床等設(shè)備中獲得了廣泛應(yīng)用.基于現(xiàn)場(chǎng)總線網(wǎng)絡(luò)的伺服運(yùn)動(dòng)控制系統(tǒng)以其高可靠性、快速性和穩(wěn)定性成為伺服運(yùn)動(dòng)控制系統(tǒng)的發(fā)展趨勢(shì)。德國(guó)倍福公司提出的EtherCAT工業(yè)以太網(wǎng)技術(shù)在數(shù)據(jù)鏈路層采用了實(shí)時(shí)調(diào)度的軟件核，并提供了過(guò)程數(shù)據(jù)傳輸?shù)莫?dú)立通道，提高了系統(tǒng)的實(shí)時(shí)性：該網(wǎng)絡(luò)還具有靈活的拓?fù)浣Y(jié)構(gòu)，簡(jiǎn)單的系統(tǒng)配置，較低的構(gòu)建成本等特點(diǎn)，適合應(yīng)用于運(yùn)動(dòng)控制領(lǐng)域。目前，該網(wǎng)絡(luò)受到了運(yùn)動(dòng)控制開發(fā)商的廣泛關(guān)注。本文以海洋研究領(lǐng)域的造波機(jī)系統(tǒng)開發(fā)為背景，利用EtherCAT從站接口控制器ET1100和DSP芯片TMS320F28335開發(fā)了EtherCAT從站設(shè)備，構(gòu)建了一主一從的EtherCAT網(wǎng)絡(luò)結(jié)構(gòu)實(shí)現(xiàn)了伺服系統(tǒng)精確的位置控制。論文首先對(duì)伺服運(yùn)動(dòng)控制系統(tǒng)的概念、特點(diǎn)進(jìn)行了介紹，對(duì)其各個(gè)組成部分進(jìn)行了詳細(xì)分析，并結(jié)合實(shí)踐經(jīng)驗(yàn)給出了自己的觀點(diǎn)，就目前廣泛應(yīng)用于網(wǎng)絡(luò)運(yùn)動(dòng)控制中的兩種總線網(wǎng)絡(luò)進(jìn)行了介紹。其次，詳細(xì)分析了EtherCAT網(wǎng)絡(luò)的原理、技術(shù)特點(diǎn)及主從站關(guān)鍵技術(shù)。結(jié)合本文的系統(tǒng)設(shè)計(jì)，介紹了1公司最新推出的用于1業(yè)控制的DSP片-TMS320F28335，分析了系統(tǒng)設(shè)計(jì)中用到的幾個(gè)運(yùn)動(dòng)控制模塊與通訊模塊，并給出了相應(yīng)寄存器配置。最后在對(duì)EtherCAT網(wǎng)絡(luò)和DSP芯片TMS320F28335研究基礎(chǔ)上，開發(fā)了EtherCAT從站設(shè)備，避免了造波機(jī)系統(tǒng)中脈沖+方向位置控制方式長(zhǎng)線傳輸?shù)娜秉c(diǎn)，給出了開發(fā)系統(tǒng)的總體框架及主從站實(shí)現(xiàn)的關(guān)鍵細(xì)節(jié)，并給出了相應(yīng)的實(shí)驗(yàn)結(jié)論。本設(shè)計(jì)充分發(fā)揮了EtherCAT工業(yè)以太網(wǎng)絡(luò)實(shí)時(shí)數(shù)據(jù)傳輸?shù)墓δ芎蚑MS320F28335 DSP芯片運(yùn)動(dòng)控制功能，實(shí)現(xiàn)了運(yùn)動(dòng)系統(tǒng)高精度的位置控制。
標(biāo)簽： ethercat 伺服運(yùn)動(dòng)控制系統(tǒng)
上傳時(shí)間： 2022-06-01
上傳用戶：aben
上層應(yīng)用軟件和操作系統(tǒng)要具備良好的移植性，快速高效地開發(fā)穩(wěn)定的底層驅(qū)動(dòng)程序?qū)⑹乔度胧较到y(tǒng)開發(fā)成功的關(guān)鍵。隨著芯片技術(shù)的快速發(fā)展，越來(lái)越多功能強(qiáng)大、價(jià)格低廉的嵌入式硬件出現(xiàn)在市場(chǎng)上，而且更新?lián)Q代非?？欤虼耍绾我院侠淼某杀靖斓貫檫@些硬件開發(fā)或移植嵌入式軟件是嵌入式系統(tǒng)開發(fā)人員亟需解決的問(wèn)題。近年來(lái)，上述問(wèn)題得到了學(xué)術(shù)界和工業(yè)界的廣泛關(guān)注。文獻(xiàn)[1]1定義了用于抽象寄存器訪問(wèn)和復(fù)雜位操作的接口定義語(yǔ)言（IDL），在IDL規(guī)范中給出了寄存器操作的函數(shù)庫(kù)和隱藏底層復(fù)雜位操作的抽象機(jī)制。但是該方法僅局限于底層驅(qū)動(dòng)開發(fā)中的寄存器操作。統(tǒng)一驅(qū)動(dòng)程序接口（UD2通過(guò)定義硬件平臺(tái)和驅(qū)動(dòng)程序之間的應(yīng)用程序編程接口集，解決可移植問(wèn)題。硬件抽象技術(shù)1在底層硬件和操作系統(tǒng)之間加入了硬件抽象層，避免了操作系統(tǒng)、應(yīng)用軟件對(duì)物理器件的直接訪問(wèn)，屏藏了底層硬件的差異，從而增強(qiáng)了軟件的健壯性，提高了軟件的開放性和可移植性。但是在實(shí)際的應(yīng)用中，硬件抽象層以嵌入式操作系統(tǒng)的BSP的形式出現(xiàn)。而BSP形式的硬件抽象層與BSP所向上支持的嵌入式操作系統(tǒng)是緊密相連的，耦合性很強(qiáng)。一種嵌入式操作系統(tǒng)的BSP不可能用于其他嵌入式操作系統(tǒng)，因此，這種硬件抽象層是一種封閉的專用硬件抽象層，無(wú)疑它局限了軟件可移植的范圍，增加了移植的難度。
標(biāo)簽： autosar 底層驅(qū)動(dòng)
上傳時(shí)間： 2022-06-19
上傳用戶：qdxqdxqdxqdx
本文開發(fā)的上位機(jī)軟件是在VS2010平臺(tái)上基于MFC框架開發(fā)，并進(jìn)行了以下幾個(gè)方面的分析、設(shè)計(jì)與實(shí)現(xiàn)。首先對(duì)邊界掃描原理進(jìn)行了研究，如TAP端口、TAP控制器、指令寄存器和數(shù)據(jù)寄存器等。在對(duì)原理有一定的了解后，分析了三種邊界掃描測(cè)試電路擴(kuò)展方式和邊界掃描測(cè)試的流程。同時(shí)也對(duì)網(wǎng)表文件和BSDL文件的格式進(jìn)行了分析，為之后對(duì)這兩種文件進(jìn)行讀取做好準(zhǔn)備。接著對(duì)邊界掃描測(cè)試系統(tǒng)的總體設(shè)計(jì)進(jìn)行了分析，同時(shí)對(duì)上位機(jī)軟件的需求進(jìn)行了分析。需求分析是軟件開發(fā)的重要環(huán)節(jié)，能對(duì)之后的軟件具體開發(fā)工作起到事半功倍的作用。然后就是對(duì)上位機(jī)軟件的具體設(shè)計(jì)和實(shí)現(xiàn)部分，本文把上位機(jī)軟件主要分為4個(gè)模塊：測(cè)試文件處理模塊、測(cè)試矢量生成模塊、USB通信模塊和項(xiàng)目管理與界面設(shè)計(jì)模塊。測(cè)試文件處理模塊分為BSDL文件處理和網(wǎng)表文件處理，分別實(shí)現(xiàn)了對(duì)BSDL文件的通用性解析和對(duì)多種EDA軟件導(dǎo)出網(wǎng)表文件的解析：測(cè)試矢量生成模塊實(shí)現(xiàn)了對(duì)ID碼指令、采樣指令和外測(cè)試指令的測(cè)試矢量生成：USB通信模塊利用Cypress（賽普拉斯）公司提供的CyAPI實(shí)現(xiàn)了USB通信類的編寫，實(shí)現(xiàn)了與測(cè)試控制器的通信；項(xiàng)目管理與界面設(shè)計(jì)模塊實(shí)現(xiàn)了工程文件的可移植性和友好的操作界面。最后通過(guò)對(duì)上位機(jī)軟件、測(cè)試控制器和被測(cè)電路板進(jìn)行聯(lián)合調(diào)試，調(diào)試結(jié)果表明本文開發(fā)的上位機(jī)軟件能夠?qū)崿F(xiàn)預(yù)期的需求，即ID碼測(cè)試、動(dòng)態(tài)顯示管腳狀態(tài)和設(shè)置管腳狀態(tài)等功能。
標(biāo)簽： jtag 接口 電路測(cè)試系統(tǒng) 上位機(jī)
上傳時(shí)間： 2022-06-26
上傳用戶：
以安裝文件提供，先執(zhí)行安裝文件，然后到安裝目錄，打開需要的資源，程序是IAR的，編譯能通過(guò)，程序注釋很清晰，適合相關(guān)人員學(xué)習(xí)。CPU硬件平臺(tái)：ST STM32F105VBdspin.h 文件，對(duì)寄存器結(jié)構(gòu)做了詳細(xì)的定義，對(duì)程序的易讀性有很大的幫助：typedef struct{ uint32_t ABS_POS; uint16_t EL_POS; uint32_t MARK; uint32_t SPEED; uint16_t ACC; uint16_t DEC; uint16_t MAX_SPEED; uint16_t MIN_SPEED; uint16_t FS_SPD; uint8_t KVAL_HOLD; uint8_t KVAL_RUN; uint8_t KVAL_ACC; uint8_t KVAL_DEC; uint16_t INT_SPD; uint8_t ST_SLP; uint8_t FN_SLP_ACC; uint8_t FN_SLP_DEC; uint8_t K_THERM; uint8_t ADC_OUT; uint8_t OCD_TH; uint8_t STALL_TH; uint8_t STEP_MODE; uint8_t ALARM_EN; uint16_t CONFIG; uint16_t STATUS;}dSPIN_RegsStruct_TypeDef;同時(shí)對(duì)過(guò)電流的門限值做了通俗易懂的定義，總之是L6470入門編非常好的資料。
標(biāo)簽： l6470 步進(jìn)電機(jī)驅(qū)動(dòng)ic IAR
上傳時(shí)間： 2022-06-30
上傳用戶：1208020161
本資源為2015年全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽A題，其中包含了代碼及電路圖，有需要的朋友可以下載。下面是本資源的部分摘要：本系統(tǒng)以STM32單片機(jī)為主控制器，以非隔離式Buck-Boost型電路為核心，設(shè)計(jì)并制作用于電池儲(chǔ)能裝置的雙向DC-DC變換器，實(shí)現(xiàn)可按鍵設(shè)定亦可自動(dòng)轉(zhuǎn)換電池充放電模式的功能。系統(tǒng)由STM32內(nèi)部寄存器及擴(kuò)展口功能，加上按鍵模塊、集成運(yùn)放模塊、LCD液晶顯示模塊、雙向DC-DC變換電路組成。提高了電源效率，有效的保護(hù)了電路，經(jīng)測(cè)試，系統(tǒng)能夠?qū)崿F(xiàn)基礎(chǔ)部分所有要求。
標(biāo)簽： DC-DC變換器 全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽
上傳時(shí)間： 2022-07-05
上傳用戶：得之我幸78
1.深入研究PCIe和千兆以太網(wǎng)，了解PCIe和千兆以太網(wǎng)的技術(shù)優(yōu)勢(shì)，具體分析PCle和千兆以太網(wǎng)的傳輸協(xié)議，詳細(xì)說(shuō)明PCleTLP數(shù)據(jù)包格式和以太網(wǎng)標(biāo)2.完成PCIe DMA數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)。設(shè)計(jì)方案主要包括兩大部分，分別是FPGA端Verilog邏輯模塊開發(fā)以及PC端的驅(qū)動(dòng)和C應(yīng)用程序開發(fā)。FPGA端基于PCle IP Core完成了發(fā)送接收引擎模塊、寄存器讀寫控制模塊和FIFO讀寫控制模塊的設(shè)計(jì)。定義了相應(yīng)模塊的接口，并分析了數(shù)據(jù)傳輸?shù)臅r(shí)序。PC端采用WinDriver進(jìn)行PCle的驅(qū)動(dòng)開發(fā)，并根據(jù)WinDriver提供的驅(qū)動(dòng)API函數(shù)完成C應(yīng)用程序的設(shè)計(jì)。3.完成千兆以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)。設(shè)計(jì)方案也主要包括兩大部分，分別是FPGA端Verilog邏輯模塊開發(fā)以及PC端Winpcap應(yīng)用程序開發(fā)。FPGA端基于嵌入式三態(tài)以太網(wǎng)MACIPCore，設(shè)計(jì)了發(fā)送接收引擎模塊、FIFO讀寫控制模塊和物理接口模塊。定義了相應(yīng)模塊的接口，并分析了數(shù)據(jù)傳輸經(jīng)過(guò)Locallink接口和Client用戶接口上的傳輸時(shí)序。PC端采用Winpcap提供的網(wǎng)絡(luò)編程完成了C應(yīng)用程序的設(shè)計(jì)，實(shí)現(xiàn)了捕獲FPGA端發(fā)送的數(shù)據(jù)包以及發(fā)送原始數(shù)據(jù)包至FPGA端的功能。4.PCIe DMA數(shù)據(jù)傳輸系統(tǒng)和千兆以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)在Xilinx ML507開發(fā)板上進(jìn)行了性能測(cè)試。記錄FPGA與PC間進(jìn)行讀寫測(cè)試的結(jié)果，驗(yàn)證這兩個(gè)系統(tǒng)的可用性和穩(wěn)定性，最后分析了影響系統(tǒng)傳輸速率的原因以及系統(tǒng)目前仍存在的不足。
標(biāo)簽： fpga pc pcie 以太網(wǎng) 通信
上傳時(shí)間： 2022-07-11
上傳用戶：xsr1983
本文檔介紹如何使用 GNU 語(yǔ)言工具來(lái)編寫 16 位單片機(jī) / 數(shù)字信號(hào)控制器應(yīng)用程序代 碼。內(nèi)容安排如下： ? 第 1 章 “編譯器概述”——介紹編譯器、開發(fā)工具和功能集。 ? 第 2 章“通用 C 接口”——介紹可用于增強(qiáng) MPLAB XC 編譯器之間代碼可移植性 的通用 C 接口。 ? 第 3 章“操作指南”——列出了一些具體操作方面的問(wèn)題和簡(jiǎn)要說(shuō)明，以及指向手 冊(cè)中相關(guān)章節(jié)的鏈接。 ? 第 4 章“XC16 工具鏈和 MPLAB X IDE”——說(shuō)明關(guān)于如何通過(guò) MPLAB X IDE 設(shè) 置和使用編譯器及相關(guān)工具的基礎(chǔ)知識(shí)。 ? 第 5 章 “編譯器命令行驅(qū)動(dòng)程序”——介紹如何從命令行中使用編譯器。 ? 第 6 章“與器件相關(guān)的特性”——介紹編譯器頭文件和寄存器定義文件，以及如何 用于 SFR。 ? 第 7 章 “MPLAB XC16 和 ANSI C 之間的差別”——介紹編譯器語(yǔ)法支持的 C 語(yǔ) 言與標(biāo)準(zhǔn) ANSI-89 C 之間的差別。 ? 第8章“支持的數(shù)據(jù)類型和變量”——介紹編譯器的整型、浮點(diǎn)型和指針數(shù)據(jù)類型。第 9 章 “定點(diǎn)算術(shù)支持”——說(shuō)明編譯器中的定點(diǎn)算術(shù)支持。 ? 第 10 章 “存儲(chǔ)器分配和訪問(wèn)”——介紹編譯器運(yùn)行時(shí)模型，包括關(guān)于段、初始 化、存儲(chǔ)模型、軟件堆棧和更多方面的信息。 ? 第 11 章 “操作符和語(yǔ)句”——介紹操作符和語(yǔ)句。 ? 第 12 章 “寄存器使用”——說(shuō)明如何訪問(wèn)和使用 SFR。 ? 第 13 章 “函數(shù)”——詳細(xì)介紹可用的函數(shù)。 ? 第 14 章 “中斷”——介紹如何使用中斷。 ? 第 15 章 “main、運(yùn)行時(shí)啟動(dòng)和復(fù)位”——介紹 C 代碼的重要元素。 ? 第 16 章 “混合使用 C 代碼和匯編代碼”——提供關(guān)于編譯器與 16 位匯編語(yǔ)言模 塊配合使用的指導(dǎo)。 ? 第 17 章 “庫(kù)程序”——說(shuō)明如何使用庫(kù)。 ? 第 18 章 “優(yōu)化”——介紹優(yōu)化選項(xiàng)。 ? 第 19 章 “預(yù)處理”——詳細(xì)介紹預(yù)處理操作。 ? 第 20 章 “鏈接程序”——說(shuō)明鏈接如何工作。
標(biāo)簽： mplab xc16 編譯器
上傳時(shí)間： 2022-07-16
上傳用戶：
HX711是一款專為高精度電子秤而設(shè)計(jì)的24位A/D轉(zhuǎn)換器芯片。與同類型其它芯片相比，該芯片集成了包括穩(wěn)壓電源、片內(nèi)時(shí)鐘振蕩器等其它同類型芯片所需要的外圍電路，具有集成度高、響應(yīng)速度快、抗干擾性強(qiáng)等優(yōu)點(diǎn)。降低了電子秤的整機(jī)成本，提高了整機(jī)的性能和可靠性。該芯片與后端MCU 芯片的接口和編程非常簡(jiǎn)單，所有控制信號(hào)由管腳驅(qū)動(dòng)，無(wú)需對(duì)芯片內(nèi)部的寄存器編程。輸入選擇開關(guān)可任意選取通道A 或通道B，與其內(nèi)部的低噪聲可編程放大器相連。通道A 的可編程增益為128 或64，對(duì)應(yīng)的滿額度差分輸入信號(hào)幅值分別為±20mV或±40mV。通道B 則為固定的64 增益，用于系統(tǒng)參數(shù)檢測(cè)。芯片內(nèi)提供的穩(wěn)壓電源可以直接向外部傳感器和芯片內(nèi)的A/D 轉(zhuǎn)換器提供電源，系統(tǒng)板上無(wú)需另外的模擬電源。芯片內(nèi)的時(shí)鐘振蕩器不需要任何外接器件。上電自動(dòng)復(fù)位功能簡(jiǎn)化了開機(jī)的初始化過(guò)程。
標(biāo)簽： hx711 A/D轉(zhuǎn)換器
上傳時(shí)間： 2022-07-24
上傳用戶：
本壓縮包上傳的源程序使用C語(yǔ)言編寫，可以進(jìn)行二次開發(fā)，可移植性強(qiáng)！ADC（analog to digital converter）即模數(shù)轉(zhuǎn)換器，它可以將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。按照其轉(zhuǎn)換原理主要分為逐次逼近型、雙積分型、電壓頻率轉(zhuǎn)換型三種。STM32F1 的 ADC 就是逐次逼近型的模擬數(shù)字轉(zhuǎn)換器。STM32F103 系列一般都有 3 個(gè) ADC，這些 ADC 可以獨(dú)立使用，也可以使用雙重/三重模式（提高采樣率）。STM32F1 的 ADC 是 12 位逐次逼近型的模擬數(shù)字轉(zhuǎn)換器。它具有多達(dá) 18 個(gè)復(fù)用通道，可測(cè)量來(lái)自 16 個(gè)外部源、2 個(gè)內(nèi)部信號(hào)源。 這些通道的 A/D 轉(zhuǎn)換可以單次、連續(xù)、掃描或間斷模式執(zhí)行。ADC 的結(jié)果可以左對(duì)齊或右對(duì)齊方式存儲(chǔ)在 16 位數(shù)據(jù)寄存器中。ADC 具有模擬看門狗特性，允許應(yīng)用程序檢測(cè)輸入電壓是否超出用戶定義的閥值上限或者下限。
標(biāo)簽： stm32 adc轉(zhuǎn)換 源程序
上傳時(shí)間： 2022-07-25
上傳用戶：zhanglei193
msp430系列單片機(jī)時(shí)鐘模塊主要有以下部件構(gòu)成：·高速晶體振蕩器·低速晶體振蕩器·數(shù)字控制振蕩器·鎖頻環(huán)FLL以及鎖頻環(huán)增強(qiáng)版本FLL+為適應(yīng)系統(tǒng)和具體應(yīng)用需求，MSP430系列單片機(jī)的系統(tǒng)時(shí)鐘須滿足以下不同要求：·高頻率，用于對(duì)系統(tǒng)硬件需求和外部事件快速反應(yīng)?！さ皖l率，用于降低電流消耗。·穩(wěn)定的頻率，以滿足定時(shí)應(yīng)用，如實(shí)時(shí)時(shí)鐘RTC。·低Q值振蕩器，用于保證開始及停止操作最小時(shí)間延遲。為了實(shí)現(xiàn)上面這些要求，我們?cè)趯?shí)際中采用鎖頻環(huán)FLL以及鎖頻環(huán)增強(qiáng)版本FLL+等部件來(lái)將晶振頻率倍頻至系統(tǒng)頻率：LFXT1滿足了低功耗以及使用32768Hz晶振的要求，晶振只需經(jīng)過(guò)XIN和XOUT兩個(gè)引腳連接，不需要其他外部器件。LFXT1振蕩器在PUC信號(hào)有效時(shí)開始工作，PUC信號(hào)有效后會(huì)將SR寄存器（狀態(tài)寄存器）中的OscOff位復(fù)位，即允許LFTX1工作。
標(biāo)簽： msp430
上傳時(shí)間： 2022-07-28
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
