杜曉斌和陳興文-FPGA和單片機(jī)串行通信接口的實(shí)現(xiàn)一文提出了FPGA與單片機(jī)實(shí)現(xiàn)數(shù)據(jù)串行通信的解決方案。在通信過程中完全遵守RS232 協(xié)議，給出了發(fā)送模塊的vhdl源代碼。\r\n
標(biāo)簽： FPGA 單片機(jī)串行 通信接口
上傳時(shí)間： 2013-08-15
上傳用戶：cylnpy
FPGA開發(fā)板上寫的Verilog代碼：\r\n功能是從電腦端發(fā)送一個(gè)字節(jié)，然后把它接收回來。\r\n
標(biāo)簽： Verilog FPGA 開發(fā)板 代碼
上傳用戶：copu
采用Altera公司的FPGA芯片，在MAX+plus II軟件平臺上實(shí)現(xiàn)多路HDLC電路
標(biāo)簽： Altera FPGA HDLC plus
上傳時(shí)間： 2013-08-16
上傳用戶：ommshaggar
DSP2812開發(fā)板板上的CPLD源代碼
標(biāo)簽： 2812 CPLD DSP 開發(fā)板
上傳用戶：小草123
ＲＳ編碼在ＦＰＧＡ上實(shí)現(xiàn)的理論和方法，對設(shè)計(jì)ＲＳ編碼很有幫助，且ＦＯＧＡ資源占有少
標(biāo)簽： 編碼
上傳用戶：chens000
USB在FPGA上的實(shí)現(xiàn)，包括源碼測試平臺，測試向量，很實(shí)用。
標(biāo)簽： FPGA USB
上傳時(shí)間： 2013-08-18
上傳用戶：guojin_0704
lab1——FPGA這個(gè)文件中體統(tǒng)了如何如何使用verilog Hdl以及如何使其在FPGA開發(fā)板上實(shí)現(xiàn)
標(biāo)簽： verilog FPGA Hdl 如何使用
上傳用戶：qwe1234
本文介紹了一種新的使用串行通信進(jìn)行DSP遠(yuǎn)程在線編程方法。對設(shè)計(jì)中的主要技術(shù)：DSP與PC機(jī)的串口通信、Flash編程以及DSP自引導(dǎo)等進(jìn)行了詳細(xì)介紹。結(jié)合TI公司的TMS320VC33處理器，闡述了具體的實(shí)現(xiàn)方法
標(biāo)簽： DSP 串行通信 遠(yuǎn)程 編程方法
上傳時(shí)間： 2013-08-19
上傳用戶：zhangfx728
adi串行AD AD9229的控制使用ISE平臺 Verilog語言\r\n
標(biāo)簽： 9229 adi ISE AD
上傳用戶：1417818867
一套基于XILIX,SPATAN2,XC2S200 芯片實(shí)驗(yàn)板上的,10個(gè)典型VRILOGHDL的FPGA實(shí)驗(yàn),有幫助,
標(biāo)簽： VRILOGHDL SPATAN XILIX FPGA
上傳用戶：偷心的海盜
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<center id="ioiku"></center>
