一個(gè)3分頻器。可進(jìn)一步改裝成實(shí)際需要的分頻器使用
標(biāo)簽： 分頻器
上傳時(shí)間： 2014-11-28
上傳用戶：ruixue198909
CPLD 的程序,分頻器
標(biāo)簽： CPLD 程序 分頻器
上傳時(shí)間： 2014-01-12
上傳用戶：671145514
用verilog編寫適中分頻器 并且還有測試程序
標(biāo)簽： verilog 編寫 分頻器 測試程序
上傳時(shí)間： 2013-11-28
上傳用戶：dongqiangqiang
上傳時(shí)間： 2013-12-17
上傳用戶：evil
一對四分用器的VHDL源碼,（輸入：D ，輸出： Y3 Y2 Y1 Y0，另有兩個(gè)輸入控制端S1與S0控制輸出選擇）
標(biāo)簽： VHDL 分 源碼 輸入
上傳時(shí)間： 2013-12-30
上傳用戶：it男一枚
分頻器 FPGＡ程序設(shè)計(jì) 二分頻 對硬件設(shè)計(jì)有很大用處
標(biāo)簽： FPG 分頻器 二分頻 程序設(shè)計(jì)
上傳時(shí)間： 2014-01-25
上傳用戶：z754970244
任意N進(jìn)制分頻器的標(biāo)準(zhǔn)VHDL代碼（原創(chuàng)）
標(biāo)簽： VHDL N進(jìn)制 分頻器 代碼
上傳時(shí)間： 2013-12-25
上傳用戶：洛木卓
常用2、4、6及任意偶數(shù)分頻器的VHDL代碼實(shí)現(xiàn)（原創(chuàng)）
標(biāo)簽： VHDL 分頻器 代碼
上傳用戶：330402686
常用1、3、5及任意奇數(shù)分頻器的VHDL代碼實(shí)現(xiàn)（原創(chuàng)）
上傳時(shí)間： 2013-12-26
上傳用戶：rishian
分頻器，用VHDL語言編碼，可能對你用處不是很大，但做為參考還是很大用處的
上傳時(shí)間： 2013-12-21
上傳用戶：redmoons
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
