相 關 資 源

• 任意N進制分頻器的標準VHDL代碼（原創）免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 采用歸零法的N進制計數器原理免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• FPGA設計分頻器的多個源代碼實例免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 介紹了各種分頻器的設計免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 這是一個語法分析器的源程序代碼,能夠進行預測分析的小程序免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 一個用C++寫的貝葉斯分類器的程序源代碼免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• cmm語言詞法分析器的詳細源代碼和執行程序免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• Viterbi編解碼器的完整VHDL代碼免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• MIPS處理器的頂層VHDL代碼免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 任意進制計數器的仿真分析multisim8免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 常用2、4、6及任意偶數分頻器的VHDL代碼實現（原創）免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 常用1、3、5及任意奇數分頻器的VHDL代碼實現（原創）免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 任意整數分頻器的VHDL源程序,放心使用. 無版權問題,歡迎copy.免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 基于Quartus II的數控分頻器的項目設計免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 本文使用實例描述了在 FPGA/CPLD 上使用 VHDL 進行分頻器設 計免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 各種分頻器的VerilogHDL語言編寫免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 題目：電子時鐘的設計 一、實驗目的： 1． 掌握多位計數器相連的設計方法。 2． 掌握十進制、六十進制、二十四進制計數器的設計方法。 3． 繼續鞏固多位數碼管的驅動及編碼。 4． 掌握揚聲器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 基于CPLD-FPGA的半整數分頻器的設計免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用VerilogHDL實現基于FPGA的通用分頻器的設計免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用VerilogHDL實現基于FPGA的通用分頻器的設計免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 自己編的一個分頻器的程序模版 雖然原理很簡單免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 基于CPLD-FPGA的半整數分頻器的設計免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 這是用VHDL語言寫的32位分頻器的程序免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 帶分頻器的bcd計數電路設計免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• Quartus環境下的12進制計數器的掃描顯示電路免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 關于用觸發器構建簡單分頻器的介紹文檔免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• S7-300控制變頻器的源程序,啟動、停止及多級調速等免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 一個十進制計數器的VHDL程序免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用ＶＨＤＬ語言實現８位十進制計數器的設計免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 帶使能､ 異步復位端的十二進制計數器的 設計的一個例子免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：