分頻器在數字中占有很重要的地位，本文詳細解析了奇偶分頻的算法！以及小數分頻的算法！是一個難得的匯總，還有舉例供參考！
標簽： 分頻器 數字
上傳時間： 2013-12-23
上傳用戶：獨孤求源
介紹了各種分頻器的設計，VHDL描述。包括偶數分頻器，奇數分頻器，辦整數分頻器
標簽： 分頻器
上傳時間： 2017-05-18
上傳用戶：haohaoxuexi
數字鐘是采用數字電路實現“時”、“分”、“秒”數字顯示的計時裝置。由于數字集成電路的發展和石英晶體震蕩器的使用，使得數字鐘的精度、穩定度遠遠超過了機械鐘表，已成為人們日常生活中必不可少的必需品。
標簽： 數字 分 發展 電路實現
上傳時間： 2013-12-21
上傳用戶：R50974
參數化分頻器，以5為例，能很方便的擴展到參數N
標簽： 參數 分頻器
上傳時間： 2017-05-25
上傳用戶：libenshu01
半整數分頻器的實現（verilog），本文以6.5分頻為例！很實用的！
標簽： verilog 整數 分頻器
上傳時間： 2014-08-20
上傳用戶：pompey
此為EDA設計的分頻器模塊。可以實現三種不同的頻率信號，可以通過使用者自由設置頻率大小
標簽： EDA 分頻器 模塊 頻率信號
上傳時間： 2013-12-22
上傳用戶：671145514
標簽： Verilog 分頻器 N倍奇數分頻器.(Verilog) N_odd_divider.v / Verilog module N_odd_divider (
標簽： Verilog N_odd_divider module 分頻器
上傳時間： 2014-01-12
上傳用戶：nanxia
分頻器的vhdl描述，在源代碼中完成對時鐘信號CLK的2分頻,4分頻,8分頻,16分頻
標簽： vhdl 分頻器
上傳時間： 2014-01-16
上傳用戶：奇奇奔奔
數控分頻器的輸出信號頻率為輸入數據的函數。用傳統的方法設計,其設計過程和電路都比較復雜,且設計成 果的可修改性和可移植性都較差。基于VHDL 的數控分頻器設計,整個過程簡單、快捷,極易修改,可移植性強。他可利用 并行預置數的加法計數器和減法計數器實現。廣泛應用于電子儀器、樂器等數字電子系統中。
標簽： VHDL 數控 分頻器 修改
上傳時間： 2014-11-29
上傳用戶：1051290259
verilog實現的奇數分頻器 針對任何規模的奇數分頻
標簽： verilog 分頻器 分頻 模
上傳時間： 2017-06-19
上傳用戶：GavinNeko
蟲蟲下載站版權所有 京ICP備2021023401號-1
