本項目完成的是中國地面數字電視融合方案發端系統的FPGA設計與實現。采用Stratix系列的EP1S80F1020C5FPGA為基礎構建了主硬件處理平臺。系統中能量擴散、LDPC編碼、符號交織、星座映射、同步PN頭插入、3780點IFFTOFDM調制以及信號成形4倍插值滾降濾波器等都是基于FPGA硬件設計實現的。本文首先介紹了數字電視的發展現狀，融合方案發端系統的整體結構以及FPGA設計的相關知識。第三章重點、詳細地介紹了基于FPGA的融合方案發端系統除LDPC編碼部分的各個模塊的具體實現，并對級連后的整個系統的性能進行了仿真、分析和驗證。第四章簡要介紹了與融合方案發端系統結構類似的一個窄帶LDPC解碼-誤碼測試實驗平臺發端的FPGA設計，并對該測試平臺的性能進行了分析驗證。我在項目中完成的工作主要有： 1.閱讀相關文獻資料，了解中國地面數字電視融合方案的整體結構和原理。 2.制定了整個發端系統FPGA實現的框架以及各模塊的接口定義。 3.完成了3780點IFFTOFDM的FPGA設計和驗證。 4.完成了4倍插值169階滾降濾波器的算法改進和FPGA設計與驗證。 5.完成了整個融合方案系統的功能仿真、分析和驗證。 6.完成了窄帶LDPC解碼-誤碼測試實驗平臺發端的FPGA設計以及仿真、驗證。
上傳時間： 2013-07-05
上傳用戶：qq521
本文主要對基于FPGA芯片的橢圓曲線密碼算法的實現及優化設計進行了研究。由于點乘運算極大影響了橢圓曲線密碼系統的加/解密速度，本文對點乘運算的FPGA設計進行了重點優化。首先比較分析了三種點乘算法，從運算復雜度的角度確定了蒙哥馬里算法是最利于FPGA芯片實現的。然后根據蒙哥馬里算法，用VerilogHDL語言實現了基于FPGA芯片的橢圓域中的基本運算(模加、模乘、模平方和模逆)。通過三種模乘算法在FPGA上的實現，設計出一種串并混合的乘法器，達到了面積與速度的最佳匹配。 本文利用Modelsim對本課題設計的硬件系統進行了仿真實驗，驗證了所設計的硬件系統完成了橢圓曲線密碼算法在FPGA上的實現。最后使用SynplifyPro進行綜合及布局布線，綜合報告文件證明了本課題所設計的ECC加密系統達到了優化芯片速度和面積的目的。
上傳時間： 2013-04-24
上傳用戶：thuyenvinh
相對于JPEG中二維離散余弦變換(2DDCT)來說，在JPEG2000標準中，二維離散小波變換(2DDWT)是其圖像壓縮系統的核心變換。在很多需要進行實時處理圖像的系統中，如數碼相機、遙感遙測、衛星通信、多媒體通信、便攜式攝像機、移動通信等系統，需要用芯片實現圖像的編解碼壓縮過程。雖然有許多研究工作者對圖像處理的小波變換進行了研究，但大都只偏重算法研究，對算法硬件實現時的復雜性考慮較少，對圖像處理的小波變換硬件實現的研究也較少。 本文針對圖像處理的小波變換算法及其硬件實現進行了研究。對文獻[13]提出的“內嵌延拓提升小波變換”(Combiningthedata-extensionprocedureintothelifting-basedDWTcore)快速算法進行仔細分析，提出一種基于提升方式的5/3小波變換適合硬件實現的算法，在MATLAB中仿真驗證了該算法，證明其是正確的。并設計了該算法的硬件結構，在MATLAT的Simulink中進行仿真，對該結構進行VHDL語言的寄存器傳輸級(RTL)描述與仿真，成功綜合到Altera公司的FPGA器件中進行驗證通過。本算法與傳統的小波變換的邊界處理方法比較：由于將其邊界延拓過程內嵌于小波變換模塊中，使該硬件結構無需額外的邊界延拓過程，減少小波變換過程中對內存的讀寫量，從而達到減少內存使用量，降低功耗，提高硬件利用率和運算速度的特點。本算法與文獻[13]提出的算法相比較：無需增加額外的硬件計算模塊，又具有在硬件實現時不改變原來的提升小波算法的規則性結構的特點。這種小波變換硬件芯片的實現不僅適用于JPEG2000的5/3無損小波變換，當然也可用于其它各種實時圖像壓縮處理硬件系統。
上傳時間： 2013-06-13
上傳用戶：jhksyghr
作者研究了當前流行的縮放算法，對圖像紋理相關性大小和邊緣方向的判斷上提出了一種新的方法，并在此基礎上發展了一套適用于數字視頻芯片的圖像縮放算法。仿真結果表明此算法由優于目前流行的圖像縮放算法。 介紹了FPGA的開發工作大致可以分為設計和驗證兩大部分，在具體開發流程上可以根據要求靈活控制。縮放芯片的開發可以分為：芯片結構設計、時鐘系統設計、存儲器讀寫控制、IP核復用設計、計算精度控制等方面的電路設計。在設計完成各級子模塊以后拼接各子模快完成整個縮放模塊的設計。通過測試發現設計中存在的缺陷，修改再測試，最終完成整個模塊的設計。
上傳時間： 2013-05-31
上傳用戶：tdyoung
本文研究數字音頻無線傳輸中的前向糾錯(FEC)算法和電路的設計及實現.在本文中介紹了一種基于Altera公司的FPGA Cyclone芯片的實現方案.文章首先介紹了本前向糾錯系統采用的方案,然后從總體規劃的角度介紹了整個系統的內部結構、模塊劃分及所采用的設計方法和編程風格.之后對各個模塊的設計進行了詳細的描述,并給出了測試數據、實現結果及時序仿真波形圖,并對設計的硬件下載驗證進行了詳細描述.本文對FEC中的主要功能模塊,諸如Reed-Solomon編解碼,交織與解交織,以及與外圍的接口電路等給出了基本算法以及基于FPGA及硬件描述語言的解決方法.
上傳時間： 2013-04-24
上傳用戶：duoshen1989
本文介紹了移動通信信道的基本理論，對移動通信中的衰落信道進行了分析和建模，在此基礎上通過使用matlab仿真軟件，采用相關算法編程對衰落信道進行仿真，結果表明了信道分析的有效性。
上傳時間： 2013-07-06
上傳用戶：handless
無刷直流電機具有輸出轉矩大、調速性能好、運行可靠等一系列優點，具有廣泛的應用前景，其傳統的理論分析及設計方法已經比較成熟。它的進一步推廣和應用，在很大程度上有賴于對其控制策略的研究。本文主要研究了無刷直流電機的速度控制問題。 無刷直流電機是一種多變量和非線性的控制系統，傳統的控制方法很難滿足對它的精確控制。近代模糊控制理論在無刷直流電機的控制中得到了廣泛的應用，提高了控制系統的性能。但是，在模糊控制器控制規則優化和參數在線調整方面還存在著許多不足。針對這些問題，本文提出了一種使用遺傳算法優化的模糊控制器，并且應用到無刷直流電機的控制中。系統采用雙閉環控制，內環采用電流負反饋對電機轉矩進行調節；外環應用模糊控制器進行速度控制，通過遺傳算法離線優化模糊控制規則和在線調節模糊控制器的參數以提高系統的動態性能。同時本文使用Matlab和電機仿真軟件VisSim對無刷直流電機的速度控制進行了軟件仿真。 數字信號處理器(DSP)是一種高速的信號處理芯片，近幾年在電機控制領域得到了廣泛的應用。本文以TI公司的TMS320LF2407控制器為基礎，介紹了DSP在無刷直流電機控制中常用的應用技術。同時為了降低系統開發設計的復雜性，提高控制系統的可靠性以及軟件開發的快速性，本文將嵌入式操作系統移植到DSP中，并在該操作平臺上開發出高效的控制算法。 實驗結果表明，通過遺傳算法優化的模糊控制器對無刷直流電機模型的不確定性和負載變化具有較強的適應性和魯棒性，而且控制系統具有較好的動態性能。
上傳時間： 2013-06-12
上傳用戶：h886166
指令集仿真器是目前嵌入式系統研究中一個極其重要的領域，一個靈活高效且準確度高的仿真器不僅可以實現對嵌入式系統硬件環境的仿真，而且是現代微處理器結構設計過程中性能評估的重要工具. 仿真器的性能已經成為影響整個設計效率的重要因素，在現有的指令集仿真技術中，編譯型仿真技術雖然可以獲得高的仿真速度，但其對應用的假設過于嚴格，限制了其在商業領域中的應用；解釋型仿真器雖被普遍使用，但其缺點也很明顯，由于模擬過程中需要耗費大量時間用于指令譯碼，解釋型模擬器速度往往很有限，使用性能較低。由此可見，如何減少仿真過程中的指令譯碼時間，是提高仿真器的性能的關鍵。 本文旨在提出一個指令集仿真器的原型，重點解決指令解碼過程中的速度瓶頸，在其基礎可以進行擴充和改進，以適應不同硬件平臺的需要。文章首先從ARM指令集的指令功能和編碼格式入手，通過分析和比較找出了一般常用指令的編碼和實現規律，并在此基礎上進行了高級語言的描述，其后提出了改進版解釋型指令集仿真器的設計方案，包括為提高仿真器性能，減少譯碼時間，創新性的在流程設計中加入了預解碼的步驟，同時用自己設計的壓縮算法解決了因預解碼產生大量譯碼信息而帶來的內存過度消耗難題。接下來，描述了仿真器的實現，包括指令的取指、譯碼、執行等基本功能，并著重描述了如何通過劃分存儲域和存儲塊的方式模擬真實存儲器的讀寫訪問實現。 另外，需要特別指出的是，針對仿真器中普遍存在的調試難問題，本文從一線程序開發人員的角度，在調試模塊的設計中除了斷點設置、程序暫停、恢復等基本功能外，還添加了各類監視設備和程序跟蹤的功能，以期能提高本仿真器的實用性。 在文章的結尾，提出了仿真器的驗證方案，并按照該方案對仿真器進行了功能和性能上的驗證，最后對進一步的工作進行了展望。
上傳時間： 2013-08-02
上傳用戶：宋桃子
隨著信息化、網絡化和智能化的發展，嵌入式系統和加密技術成為當今熱門的技術。本文將兩方面的技術結合起來，在對ARM嵌入式系統和高級數據加密標準算法Rijndael作全面分析的基礎上，對其應用做了研究。 文中首先分析了嵌入式系統和數據加密算法的發展狀況，介紹了 ARM微處理器體系結構和 Rijndael 算法原理的相關知識。然后，結合課題研究，詳細介紹了開發板 SHX-ARM7 的硬件配置和嵌入式軟件開發環境的建立，包括 ADS1.2和超級終端的設置。 文中深入研究了嵌入式操作系統的移植和 Rijndael 算法在開發板上的編程實現，給出了仿真實驗結果。選擇移植的μC/OS-Ⅱ操作系統具有良好的實時性、可擴展性和可移植性，為進一步的嵌入式應用打下基礎。Rijndael 算法的實現分為三大模塊：密鑰擴展、加密和解密模塊，其結果可作為API函數，在嵌入式加密應用軟件編程中直接調用。 本文對基于 ARM 的 Rijndael 算法的應用進行了探討，給出了基于ARM微處理器與Rijndael算法的IC卡數據加密系統的設計方案，并提出了三種密鑰安全管理方案，經比較重點描述了“一卡一密、一次一密”的密碼管理思想。該方法能夠保證每張 IC 卡每次用來存儲重要數據時的初始密鑰都是隨機的，在一定程度上增加了破譯難度，提高了安全性。 在結論中闡述了尚需進一步解決的問題以及下一步的工作內容。
上傳時間： 2013-07-06
上傳用戶：kjgkadjg
在通信系統中，人們一直致力于信息傳輸的有效性和可靠性的研究，信道糾錯編碼技術一直是人們研究的重點。1993年，Turbo碼的提出，以其接近Shannon極限的優異的譯碼性能在編碼界引起了轟動，并成為研究糾錯編碼的熱點課題。經過十幾年的研究和發展，目前，Turbo碼已經走向了實用化的道路，如何用硬件實現有效的Turbo碼編譯碼器成為了人們研究的重點。 論文以基于FPGA實現Turbo碼譯碼器為研究目標，首先分析了Turbo碼的基本編譯碼原理和3GPP標準的Turbo碼編碼結構和交織算法。然后重點分析了MAP譯碼算法，Log-MAP譯碼算法和：Max-Log-MAP譯碼算法，并對三種譯碼算法進行了詳細的理論推導和計算復雜度的定量分析比較，對影響Turbo碼譯碼性能的主要因素進行了MATLB仿真分析。 論文在深入分析比較上述三種譯碼算法的基礎之上，選擇Max-Log-MAP譯碼算法進行了Turbo碼譯碼器的FPGA設計實現。主要針對FPGA實現的數據量化、定點數據表示方式、Max-Log-MAP算法子譯碼器關鍵運算單元的FPGA設計和基于3GPP標準的Turbo碼譯碼器的內交織的FPGA設計進行了深入研究，完成了固定譯碼長度的Turbo碼譯碼器的FPGA設計實現，并利用ModelSim和MATLAB分別對譯碼器進行了功能時序驗證和FPGA定點仿真測試。
上傳時間： 2013-07-09
上傳用戶：caixiaoxu26
