電路見圖1當(dāng)把開關(guān)K1打向“逆變”位置時，BG1導(dǎo)通，由時基電路NE555及外圍元件組成的無穩(wěn)態(tài)多諧振蕩器開始振蕩，其充？放電時間常數(shù)可調(diào)節(jié)？如果選擇R1=R2則輸出脈沖的占空比為50%，該多諧振蕩器的振蕩頻率f=1.443/（R1+R2+2W）C2，圖中的元件數(shù)值可使振蕩頻率調(diào)在50Hz，振蕩脈沖由役腳輸出，波形為方波，該方波經(jīng)C4耦合，R3？C5積分變?yōu)槿遣ǎ@個三角波又經(jīng)RPC6，第二次積分和R5？C7第三次積分，變?yōu)榻频恼也ǎㄟ^C8耦合到BG2，由BG2放大后在B1的L2線圈上輸出？當(dāng)L2上端電壓為正時，D4截止，D3導(dǎo)通，使BGPBG6截止，BG3？BG5導(dǎo)通，電流由電瓶正極→B2的L1-BG5-電瓶負(fù)極；當(dāng)L2上端電壓為負(fù)時，D3截止，D4導(dǎo)通，使BG2BG5截止，BG4？BG6導(dǎo)通，電流由電瓶正極一B2的L2-BG6電瓶負(fù)極？BGBG6交替導(dǎo)通？截止，經(jīng)變壓器B2合成正負(fù)對稱的正弦波，并由L3升壓送至逆變輸出插座CZ12CZ2，供用電器使用，同時LED1（紅色）亮，指示逆變狀態(tài)？當(dāng)開關(guān)打向“充電”位置時，市電經(jīng)變壓器B2降壓？D5？D6全波整流？R11限流后對電瓶充電，同時LED2（綠色）亮，指示充電狀態(tài)？
上傳時間： 2022-06-27
上傳用戶：
這里是ucGUI3.90源碼 沒有改動過 移植后可以使用。
標(biāo)簽： ucgui
上傳時間： 2022-07-18
上傳用戶：bluedrops
基于∑-△噪聲整形技術(shù)和過采樣技術(shù)的數(shù)模轉(zhuǎn)換器(DAC)可以可靠地把數(shù)字信號轉(zhuǎn)換成為高精度的模擬信號。采用這一結(jié)構(gòu)進(jìn)行數(shù)模轉(zhuǎn)換具有諸多優(yōu)點,例如極低的失配噪聲和高的可靠性,便于作為IP模塊嵌入到其他芯片系統(tǒng)中等,更重要的是可以得到其他DAC結(jié)構(gòu)所無法達(dá)到的精度和動態(tài)范圍。在高精度測量、音頻轉(zhuǎn)換、汽車電子等領(lǐng)域有著廣泛的應(yīng)用價值。 由于非線性和不穩(wěn)定性的存在,高階∑-△調(diào)制器的設(shè)計與實現(xiàn)存在較大的難度。本設(shè)計綜合大量文獻(xiàn)中的經(jīng)驗原則和方法,首先闡述了∑-△調(diào)制器的一般原理,并討論了一般結(jié)構(gòu)調(diào)制器的設(shè)計過程,然后描述了穩(wěn)定的高階高精度調(diào)制器的設(shè)計流程。根據(jù)市場需求,設(shè)定了整個設(shè)計方案的性能指標(biāo),并據(jù)此設(shè)計了達(dá)到16bit精度和滿量程輸入范圍的三階128倍過采樣調(diào)制器。 本設(shè)計采用∑-△結(jié)構(gòu),根據(jù)系統(tǒng)要求設(shè)計了量化器位數(shù)、調(diào)制器過采樣比和階數(shù)。在分析高階單環(huán)路調(diào)制器穩(wěn)定性的基礎(chǔ)上,成功設(shè)計了六位量化三階單環(huán)路調(diào)制器結(jié)構(gòu)。在16比特的輸入信號下,達(dá)到了90dB左右的信噪比。該設(shè)計已經(jīng)在Cyclone系列FPGA器件下得到硬件實現(xiàn)和驗證,并實現(xiàn)了實時音頻驗證。測試表明,該DAC模塊輸出信號的信噪比能滿足16比特數(shù)據(jù)轉(zhuǎn)換應(yīng)用的分辨率要求,并具備良好的兼容性和通用性。 本設(shè)計可作為IP核廣泛地在其他系統(tǒng)中進(jìn)行復(fù)用,具有很強的應(yīng)用性和一定的創(chuàng)新性。
上傳時間： 2013-07-10
上傳用戶：chuandalong
本文分析了數(shù)字音頻處理技術(shù)中數(shù)字濾波器的各種傳統(tǒng)實現(xiàn)算法,尤其是研究了FIR數(shù)字濾波器的實現(xiàn)算法,在分析了數(shù)字濾波器的傳統(tǒng)算法的基礎(chǔ)上,針對家用和便攜式音頻處理系統(tǒng),提供一種基于FPGA的音頻處理器的實現(xiàn)方案,以適應(yīng)便攜式和家用設(shè)備對處理器體積和功耗小的發(fā)展要求.該方案對實現(xiàn)N階FIR數(shù)字濾波器的傳統(tǒng)算法進(jìn)行了改良,將濾波器的系數(shù)用浮點數(shù)表示法來表示,使得原本至少需要一個乘法器和一個加法器來實現(xiàn)濾波功能,現(xiàn)在僅需要若干次加法和移位運算就可以實現(xiàn),很大程度降低了設(shè)計的復(fù)雜度和系統(tǒng)功耗,也減少了芯片的面積.同時采用硬件描述語言VHDL實現(xiàn)了音頻處理器各個模塊的設(shè)計.
上傳時間： 2013-06-02
上傳用戶：cknck
數(shù)字通信系統(tǒng)中，在實際信道上傳輸數(shù)字信號時，由于信道傳輸特性不理想及噪聲的影響，接收端所收到的數(shù)字信號不可避免地會發(fā)生錯誤。為了減小誤碼率，提高接收質(zhì)量，必須采用差錯控制編碼。對于數(shù)字視頻通信系統(tǒng)這類高碼率，高要求的系統(tǒng)，為了提供優(yōu)良的圖象質(zhì)量，采用差錯控制編碼尤為重要。 本文采用的DVB-T系統(tǒng)差錯控制技術(shù)是針對于數(shù)字視頻通信而設(shè)計的，提出了糾錯編碼結(jié)合交織技術(shù)的實現(xiàn)方案，即RS(204，188，8)截短碼、卷積交織、卷積碼三種技術(shù)的級聯(lián)。各技術(shù)中的參數(shù)設(shè)計為輸入的MPEG-2傳輸流(TS流)提供了便利，在編碼后可以保持傳輸流的幀結(jié)構(gòu)和同步字節(jié)不改變，使接收端的同步捕獲和同步跟蹤成為可能。 本文首先簡要介紹了差錯控制技術(shù)，DVB-T系統(tǒng)，以及硬件實現(xiàn)所用到的FPGA實現(xiàn)方法。然后分別研究RS碼、卷積交織、卷積碼的編解碼原理，并提出了三類技術(shù)的硬件實現(xiàn)方案。其中，重點論述了RS碼解碼的硬件實現(xiàn)。將RS碼解碼分為四個模塊：伴隨式計算，BM迭代，錢搜索和錯誤值計算，分別講述每個模塊的電路設(shè)計方案并給出仿真結(jié)果。最后，將該差錯控制系統(tǒng)應(yīng)用于一個輸出速率恒定的實際數(shù)字視頻通信系統(tǒng)中，按系統(tǒng)需要，加入了接口電路和速率控制的設(shè)計。
上傳時間： 2013-04-24
上傳用戶：gcs333
MAX+PLUS II Advanced Synthsis ALtera的一個免費HDL綜合工具，安裝后可以直接使用，是MaxplusII的一個插件，用這個插件進(jìn)行語言綜合，比直接使用MaxplusII綜合的效果好
標(biāo)簽： Advanced Synthsis 10.230 PLUS
上傳時間： 2013-05-27
上傳用戶：feichengweoayauya
這是一個Eclipse工程，編譯后可以輸出APK文件，安裝在手機上。該軟件可以調(diào)用手機的藍(lán)牙模塊，并使用藍(lán)牙串口協(xié)議與外部設(shè)備通訊！
標(biāo)簽： 安卓手機 藍(lán)牙遙控 源碼 軟件
上傳時間： 2013-07-30
上傳用戶：1079836864
u-boot源碼包，未經(jīng)修改。下載后可以根據(jù)自己的開發(fā)板型號進(jìn)行移植。
上傳時間： 2013-07-24
上傳用戶：BOBOniu
基于FPGA的MMC卡實現(xiàn)，內(nèi)部包含了C++仿真調(diào)試代碼以及FPGA的實現(xiàn)代碼，建立工程后可以之間編譯調(diào)試
上傳時間： 2013-08-20
上傳用戶：swz13842860183
電子科大的protel講義，對學(xué)習(xí)protel很有幫助，看后可以初步掌握其使用
上傳時間： 2013-09-18
上傳用戶：xauthu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<noframes id="ymciq"></noframes>