本文論述了車載儀表系統的發展,對新型的車載儀表用步進電機驅動控制技術和基于現場總線通信協議的車載儀表技術進行了深入的研究,并在此基礎上開發了基于GDIC的車載儀表用步進電機驅動控制平臺,搭建了基于CAN總線的車載儀表通訊系統.在儀表用步進電機控制測試平臺中,系統選用MC33991實現步進電機驅動控制,通過SPI通訊協議完成和主處理器之間的數據傳輸,采用∑-△ ADC方案檢測EMF從而實現電機整步位置的判斷.本文介紹了基于CAN總線的車載儀表通信系統,闡述了構成該系統的硬件設計、軟件設計.
上傳時間： 2013-04-24
上傳用戶：是王洪文
永磁同步發電機由于一系列高效節能的優點，在工農業生產、航空航天、國防和日常生活中得到廣泛應用，并且受到許多學者的關注，其研究領域主要涉及永磁同步發電機的設計、精確性能分析、控制等方面。 本課題作為國家自然科學基金項目《無刷無勵磁機諧波勵磁的混合勵磁永磁電機的研究》的課題，主要研究永磁電機的電磁場空載和負載計算，求出永磁電機的電壓波形和電壓調整率，為分段式轉子的混合勵磁永磁電機的研究奠定基礎，主要做了以下工作： 首先介紹了永磁同步發電機的基本原理，包括永磁同步發電機的結構形式和永磁同步發電機的運行性能，采用傳統解析理論給出了電壓調整率的計算方法及外特性的計算模型；然后用有限元ANSYS對永磁同步發電機樣機進行實體建模，經過定義分配材料、劃分網格、加邊界條件和載荷、求解計算等，得到矢量磁位Az、磁場強度H、磁感應強度B等結果，直觀地看出電機內部的磁場分布情況。 其次根據電磁場計算結果，應用齒磁通法對其進行后處理。該方法求解轉子在一個齒距內不同位置處的磁場，以定子齒的磁通為計算單位，根據繞組與齒的匝鏈關系，計算出磁鏈隨時間的變化，進而得到永磁同步發電機空、負載時電壓大小及波形。通過計算結果寫實驗結果對比，驗證了齒磁通法的正確性，為計算永磁同步發電機各種性能特性提供有力工具。 最后，基于齒磁通法對永磁同步發電機的外特性進行了深入研究，定量分析了結構參數對外特性的影響規律，提出了有效降低電壓調整率的方法的是：增加氣隙長度g的同時，適當增加永磁體的磁化方向的長度hm；此外，要盡量的減少每相串聯匝數N和增大導線面積以減小阻抗參數。通過改變電機的結構參數，對其電磁場進行計算，找到永磁電機電壓調整率的變化規律，為加電勵磁的混合勵磁永磁電機做準備，達到穩定輸出電壓的目的。
上傳時間： 2013-04-24
上傳用戶：15853744528
由于電動助力轉向（EPS）系統具有高性能、高效率、低成本、節能環保等優點，隨著汽車電子技術的發展，電動助力轉向技術逐漸取代傳統的液壓助力轉向（HPS），成為轉向助力技術的主流。 @@ 本文在詳細了解EPS系統性能要求和工作原理的基礎上，對各種已有的EPS助力電機進行了總結和比較。對比結果表明，無刷直流電機（BLDC）憑借其顯著的優點，成為EPS助力電機的較優選擇。 @@ 無刷直流電機作為一種由電動機本體和驅動器組成的機電一體化產品，與傳統的直流電機一樣，具有良好的起動和調速性能，并且由于用電子換向取代了機械換向，不存在傳統直流電機的換向火花和機械噪聲，在許多性能要求比較高的場合已得到普遍應用。隨著電力電子技術、計算機技術的發展，其應用范圍還在進一步擴展。然而，BLDC電機作為EPS系統的助力電機也并非全無缺點。永磁電機中固有的齒槽轉矩的存在，以及由于采用120°換向工作模式造成的轉矩波動，都會嚴重影響EPS系統的操控性能。 @@ 本課題針對無刷直流電機在汽車電動助力轉向系統中的應用，根據EPS系統對助力電機的要求，設計了一臺轉向助力用永磁無刷直流電動機，并使用有限元方法對電機性能進行了分析。為了反映參數變化對電機性能的影響，從而為電機的設計提供指導，我們還用場路耦合的解析算法對電機性能進行了分析。在分析結果的基礎上，對永磁電機中的齒槽轉矩進行了研究，并針對樣機提出了齒槽轉矩的削弱方法，然后使用三維有限元的方式對所提出的方法進行了仿真驗證。 @@ 根據EPS系統的工作原理，探討了助力電機的控制策略，并設計了帶傳感器的無刷直流電機的控制系統。分別完成控制系統硬件和軟件的設計，并進行了相關實驗，結果表明基本達到了設計的目標。 @@關鍵詞：EPS、無刷直流電機、電機設計與優化、有限元、控制器設計
上傳時間： 2013-07-29
上傳用戶：cx111111
用一片CPLD實現數字鎖相環,用VHDL或V語言
上傳時間： 2013-05-27
上傳用戶：hewenzhi
本書主要闡述設計射頻與微波功率放大器所需的理論、方法、設計技巧，以及將分析計算與計算機輔助設計相結合的優化設計方法。這些方法提高了設計效率，縮短了設計周期。本書內容覆蓋非線性電路設計方法、非線性主動設備建模、阻抗匹配、功率合成器、阻抗變換器、定向耦合器、高效率的功率放大器設計、寬帶功率放大器及通信系統中的功率放大器設計。 本書適合從事射頻與微波動功率放大器設計的工程師、研究人員及高校相關專業的師生閱讀。 作者簡介 Andrei Grebennikov是M／A—COM TYCO電子部門首席理論設計工程師，他曾經任教于澳大利亞Linz大學、新加坡微電子學院、莫斯科通信和信息技術大學。他目前正在講授研究班課程，在該班上，本書作為國際微波年會論文集。 目錄 第1章 雙口網絡參數 1.1 傳統的網絡參數 1.2 散射參數 1.3 雙口網絡參數間轉換 1.4 雙口網絡的互相連接 1.5 實際的雙口電路 1.5.1 單元件網絡 1.5.2 π形和T形網絡 1.6 具有公共端口的三口網絡 1.7 傳輸線 參考文獻 第2章 非線性電路設計方法 2.1 頻域分析 2.1.1 三角恒等式法 2.1.2 分段線性近似法 2.1.3 貝塞爾函數法 2.2 時域分析 2.3 NewtOn.Raphscm算法 2.4 準線性法 2.5 諧波平衡法 參考文獻 第3章 非線性有源器件模型 3.1 功率MOSFET管 3.1.1 小信號等效電路 3.1.2 等效電路元件的確定 3.1.3 非線性I—V模型 3.1.4 非線性C.V模型 3.1.5 電荷守恒 3.1.6 柵一源電阻 3.1.7 溫度依賴性 3.2 GaAs MESFET和HEMT管 3.2.1 小信號等效電路 3.2.2 等效電路元件的確定 3.2.3 CIJrtice平方非線性模型 3.2.4 Curtice.Ettenberg立方非線性模型 3.2.5 Materka—Kacprzak非線性模型 3.2.6 Raytheon(Statz等)非線性模型 3.2.7 rrriQuint非線性模型 3.2.8 Chalmers(Angek)v)非線性模型 3.2.9 IAF(Bemth)非線性模型 3.2.10 模型選擇 3.3 BJT和HBT汀管 3.3.1 小信號等效電路 3.3.2 等效電路中元件的確定 3.3.3 本征z形電路與T形電路拓撲之間的等效互換 3.3.4 非線性雙極器件模型 參考文獻 第4章 阻抗匹配 4.1 主要原理 4.2 Smith圓圖 4.3 集中參數的匹配 4.3.1 雙極UHF功率放大器 4.3.2 M0SFET VHF高功率放大器 4.4 使用傳輸線匹配 4.4.1 窄帶功率放大器設計 4.4.2 寬帶高功率放大器設計 4.5 傳輸線類型 4.5.1 同軸線 4.5.2 帶狀線 4.5.3 微帶線 4.5.4 槽線 4.5.5 共面波導 參考文獻 第5章 功率合成器、阻抗變換器和定向耦合器 5.1 基本特性 5.2 三口網絡 5.3 四口網絡 5.4 同軸電纜變換器和合成器 5.5 wilkinson功率分配器 5.6 微波混合橋 5.7 耦合線定向耦合器 參考文獻 第6章 功率放大器設計基礎 6.1 主要特性 6.2 增益和穩定性 6.3 穩定電路技術 6.3.1 BJT潛在不穩定的頻域 6.3.2 MOSFET潛在不穩定的頻域 6.3.3 一些穩定電路的例子 6.4 線性度 6.5 基本的工作類別：A、AB、B和C類 6.6 直流偏置 6.7 推挽放大器 6.8 RF和微波功率放大器的實際外形 參考文獻 第7章 高效率功率放大器設計 7.1 B類過激勵 7.2 F類電路設計 7.3 逆F類 7.4 具有并聯電容的E類 7.5 具有并聯電路的E類 7.6 具有傳輸線的E類 7.7 寬帶E類電路設計 7.8 實際的高效率RF和微波功率放大器 參考文獻 第8章 寬帶功率放大器 8.1 Bode—Fan0準則 8.2 具有集中元件的匹配網絡 8.3 使用混合集中和分布元件的匹配網絡 8.4 具有傳輸線的匹配網絡 8.5 有耗匹配網絡 8.6 實際設計一瞥 參考文獻 第9章 通信系統中的功率放大器設計 9.1 Kahn包絡分離和恢復技術 9.2 包絡跟蹤 9.3 異相功率放大器 9.4 Doherty功率放大器方案 9.5 開關模式和雙途徑功率放大器 9.6 前饋線性化技術 9.7 預失真線性化技術 9.8 手持機應用的單片cMOS和HBT功率放大器 參考文獻
上傳時間： 2013-04-24
上傳用戶：W51631
現場可編程門陣列(FPGA)的發展已經有二十多年，從最初的1200門發展到了目前數百萬門至上千萬門的單片FPGA芯片。現在，FPGA已廣泛地應用于通信、消費類電子和車用電子類等領域，但國內市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質量變的越來越重要，時鐘延遲和時鐘偏差已成為影響系統性能的重要因素。目前，為了消除FPGA芯片內的時鐘延遲，減小時鐘偏差，主要有利用延時鎖相環(DLL)和鎖相環(PLL)兩種方法，而其各自又分為數字設計和模擬設計。雖然用模擬的方法實現的DLL所占用的芯片面積更小，輸出時鐘的精度更高，但從功耗、鎖定時間、設計難易程度以及可復用性等多方面考慮，我們更愿意采用數字的方法來實現。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎，對全數字延時鎖相環(DLL)電路進行分析研究和設計，在此基礎上設計出具有自主知識產權的模塊電路。 本文作者在一年多的時間里，從對電路整體功能分析、邏輯電路設計、晶體管級電路設計和仿真以及最后對設計好的電路仿真分析、電路的優化等做了大量的工作，通過比較DLL與PLL、數字DLL與模擬DLL，深入的分析了全數字DLL模塊電路組成結構和工作原理，設計出了符合指標要求的全數字DLL模塊電路，為開發自我知識產權的FPGA奠定了堅實的基礎。 本文先簡要介紹FPGA及其時鐘管理技術的發展，然后深入分析對比了DLL和PLL兩種時鐘管理方法的優劣。接著詳細論述了DLL模塊及各部分電路的工作原理和電路的設計考慮，給出了全數字DLL整體架構設計。最后對DLL整體電路進行整體仿真分析，驗證電路功能，得出應用參數。在設計中，用Verilog-XL對部分電路進行數字仿真，Spectre對進行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設計采用TSMC0.18μmCMOS工藝庫建模，設計出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動時間為28ps，在輸入100MHz時鐘時的功耗為200MW，達到了國外同類產品的相應指標。最后完成了輸出電路設計，可以實現時鐘占空比調節，2倍頻，以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。
上傳時間： 2013-06-10
上傳用戶：yd19890720
用51單片機設計的時鐘電路，系統由AT89C51、LED 數碼管、按鍵、發光二極管等部分構成，能實現時間的調整、定時時間的設定，輸出等功能。
上傳時間： 2013-04-24
上傳用戶：gaorxchina
低密度校驗碼(LDPC)是一種能逼近Shannon容量限的漸進好碼，其長碼性能甚至超過了Turbo碼。低密度校驗碼以其迭代譯碼復雜度低，沒有錯誤平層，碼率和碼長可靈活改變的優點成為Turbo碼強有力的競爭對手。目前，LDPC碼已廣泛應用于深空通信、光纖通信、衛星數字視頻和音頻廣播等領域，因此LDPC碼編譯碼器的硬件實現已成為糾錯編碼領域的研究熱點之一。 本文在分析LDPC碼的基本編碼結構基礎上，首先研究了LDPC碼的隨機構造方法，并給出了有效的PEG算法實現方法，重點分析了用環消除(cycle elimination)算法實現的準循環LDPC碼的構造。然后對LDPC碼的幾種不同譯碼算法進行分析比較，討論了一種適合硬件實現的譯碼算法-TDMP算法，并對易于硬件實現的TDMP算法進行了性能仿真，仿真結果表明TDMP算法作為硬件實現的譯碼算法具有優異的性能優勢。最后針對Altera公司的StratixEPIS25 FPGA芯片設計了一個基于TDMP算法的(4096，2048)非規則LDPC碼譯碼器，內部用了4個單校驗碼譯碼器并行譯1幀數據，3幀同時譯碼，作者詳細介紹了該譯碼器芯片的設計過程和內部結構和工作流程。
上傳時間： 2013-05-23
上傳用戶：fujun35303
測量技巧萬用表實用測量技法與故障檢修電子技能基礎
上傳時間： 2013-05-18
上傳用戶：wsf950131
擴頻通信，即擴展頻譜通信技術(Spread Spectrum Communication)，它與光纖通信、衛星通信一同被譽為進入信息時代的三大高技術通信傳輸方式。 擴頻通信是將待傳送的信息數據用偽隨機編碼序列，也即擴頻序列(SpreadSequence)調制，實現頻譜擴展后再進行傳輸。接收端則采用相同的編碼進行解調及相關處理，恢復出原始信息數據。 擴頻通信系統與常規的通信系統相比，具有很強的抗人為干擾，抗窄帶干擾，抗多徑干擾的能力，并具有信息隱蔽、多址保密通信等特點。 現場可編輯門陣列FPGA(Field Programmable Gate Array)提供了極強的靈活性，可讓設計者開發出滿足多種標準的產品。FPGA所固有的靈活性和性能也可讓設計者緊跟新標準的變化，并能提供可行的方法來滿足不斷變化的標準要求。 EDA 工具的出現使用戶在對FPGA設計的輸入、綜合、仿真時非常方便。EDA打破了軟硬件之間最后的屏障，使軟硬件工程師們有了真正的共同語言，使目前一切仍處于計算機輔助設計(CAD)和規劃的電子設計活動產生了實在的設計實體論文對擴頻通信系統和FPGA設計方法進行了相關研究，并且用Altera公司的最新的FPGA開發平臺QuartusII實現了一個基帶擴頻通信系統的發送端部分，最后用軟件Protel99SE設計了相應的硬件電路。 該系統的設計主要分為兩個部分。第一部分是用QuartusII軟件設計了系統的VHDL語言描述代碼，并對系統中每個模塊和整個系統進行相應的功能仿真和時序時延仿真；第二部分是設計了以FPGA芯片EP1C3T144C8N為核心的系統硬件電路，并進行了相關測試，完成了預定的功能。
上傳時間： 2013-07-26
上傳用戶：15679277906
<strike id="xxktl"></strike>