亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

移相電路

  • 克服能量采集無線感測器設計挑戰

    無線感測器已變得越來越普及,短期內其開發和部署數量將急遽增加。而無線通訊技術的突飛猛進,也使得智慧型網路中的無線感測器能夠緊密互連。此外,系統單晶片(SoC)的密度不斷提高,讓各式各樣的多功能、小尺寸無線感測器系統相繼問市。儘管如此,工程師仍面臨一個重大的挑戰:即電源消耗。

    標簽: 能量采集 無線感測器

    上傳時間: 2013-10-30

    上傳用戶:wojiaohs

  • 微電腦型單相交流集合式電表(單相二線系統)

    微電腦型單相交流集合式電表(單相二線系統) 特點: 精確度0.25%滿刻度±1位數 可同時量測與顯示交流電壓,電流,頻率,瓦特,(功率因數/視在功率) 交流電壓,電流,瓦特皆為真正有效值(TRMS) 交流電流,瓦特之小數點可任意設定 瓦特單位W或KW可任意設定 CT比可任意設定(1至999) 輸入與輸出絕緣耐壓 2仟伏特/1分鐘( 突波測試強度4仟伏特(1.2x50us) 數位RS-485界面 (Optional) 主要規格: 精確度: 0.1% F.S.±1 digit (Frequency) 0.25% F.S.±1 digit(ACA,ACV,Watt,VA) 0.25% F.S. ±0.25o(Power Factor) (-.300~+.300) 輸入負載: <0.2VA (Voltage) <0.2VA (Current) 最大過載能力: Current related input: 3 x rated continuous 10 x rated 30 sec. 25 x rated 3sec. 50 x rated 1sec. Voltage related input: maximum 2 x rated continuous 過載顯示: "doFL" 顯示值范圍: 0~600.0V(Voltage) 0~999.9Hz(Frequency)(<20% for voltage input) 0~19999 digit adjustable(Current,Watt,VA) 取樣時間: 2 cycles/sec. RS-485通訊位址: "01"-"FF" RS-485傳輸速度: 19200/9600/4800/2400 selective RS-485通信協議: Modbus RTU mode 溫度系數: 100ppm/℃ (0-50℃) 顯示幕: Red high efficiency LEDs high 10.16 mm(0.4") 參數設定方式: Touch switches 記憶型式: Non-volatile E²PROM memory 絕緣抗阻: >100Mohm with 500V DC 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600 Vdc (input/output) 突波測試: ANSI c37.90a/1974,DIN-IEC 255-4 impulse voltage 4KV(1.2x50us) 使用環境條件: 0-50℃(20 to 90% RH non-condensed) 存放環境條件: 0-70℃(20 to 90% RH non-condensed) CE認證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001

    標簽: 微電腦 單相交流 單相 電表

    上傳時間: 2015-01-03

    上傳用戶:幾何公差

  • 二階鎖相環Matlab仿真代碼

    二階鎖相環Matlab仿真代碼,如入兩路信號和信噪比,輸出鎖相以后的信號。可以仿真初始頻差,和頻率斜升的情況

    標簽: Matlab 二階 鎖相環 仿真

    上傳時間: 2015-05-14

    上傳用戶:qlpqlq

  • 7400 2輸入端四與非門 7401 集電極開路2輸入端四與非門 7402 2輸入端四或非門 7403 集電極開路2輸入端四與非門 7404 六反相器 7405 集電極開路六反相器

    7400 2輸入端四與非門 7401 集電極開路2輸入端四與非門 7402 2輸入端四或非門 7403 集電極開路2輸入端四與非門 7404 六反相器 7405 集電極開路六反相器 7406 集電極開路六反相高壓驅動器 7407 集電極開路六正相高壓驅動器 7408 2輸入端四與門 7409 集電極開路2輸入端四與門 7410 3輸入端3與非門 74107 帶清除主從雙J-K觸發器 74109 帶預置清除正觸發雙J-K觸發器 7411 3輸入端3與門 74112 帶預置清除負觸發雙J-K觸發器 7412 開路輸出3輸入端三與非門 74121 單穩態多諧振蕩器 74122 可再觸發單穩態多諧振蕩器 74123 雙可再觸發單穩態多諧振蕩器 74125 三態輸出高有效四總線緩沖門 74126 三態輸出低有效四總線緩沖門 7413 4輸入端雙與非施密特觸發器 74132 2輸入端四與非施密特觸發器 74133 13輸入端與非門 74136 四異或門 74138 3-8線譯碼器/復工器 74139 雙2-4線譯碼器/復工器 7414 六反相施密特觸發器 74145 BCD—十進制譯碼/驅動器 7415 開路輸出3輸入端三與門 74150 16選1數據選擇/多路開關 74151 8選1數據選擇器 74153 雙4選1數據選擇器 74154 4線—16線譯碼器

    標簽: 輸入端 7400 7401 7402

    上傳時間: 2014-01-10

    上傳用戶:jackgao

  • 本書以最新的資訊家電、智慧型手機、PDA產品為出發點

    本書以最新的資訊家電、智慧型手機、PDA產品為出發點,廣泛並深入分析相關的嵌入式系統技術。 適合閱讀: 產品主管、系統設計分析人員、欲進入此領域的工程師、大專院校教學. 本書效益: 為開發嵌入式系統產品必備入門聖經 進入嵌入式系統領域的寶典 第三代行動通訊終端設備與內容服務的必備知識.

    標簽: PDA

    上傳時間: 2015-09-03

    上傳用戶:阿四AIR

  • 裡面包含VB控制電腦i/p port所需的軟件

    裡面包含VB控制電腦i/p port所需的軟件,以及相關的範例

    標簽: port 控制

    上傳時間: 2013-12-22

    上傳用戶:璇珠官人

  • Verilog實現的DDS正弦信號發生器和測頻測相模塊

    Verilog實現的DDS正弦信號發生器和測頻測相模塊,DDS模塊可產生兩路頻率和相位差均可預置調整的值正弦波,頻率范圍為20Hz-5MHz,相位范圍為0°-359°,測量的數據通過引腳傳輸給單片機,單片機進行計算和顯示。

    標簽: Verilog DDS 正弦信號發生器 模塊

    上傳時間: 2013-12-09

    上傳用戶:epson850

  • 中科院算所《創新·求實》2005年11月(雙月刊·總第57期) ·所內動態· 路甬祥、華建敏視察計算所蘇州分部韓 程 馬頌德副部長視察計算所東莞分部鐘天智 ·領域前瞻· 建設具有中國特色網絡

    中科院算所《創新·求實》2005年11月(雙月刊·總第57期) ·所內動態· 路甬祥、華建敏視察計算所蘇州分部韓 程 馬頌德副部長視察計算所東莞分部鐘天智 ·領域前瞻· 建設具有中國特色網絡型研究所的戰略思考(上)樊建平 劉新宇 ·專家視點· 統計機器翻譯新進展劉 群 關于基于網格的問題求解環境的幾點思考(下)馮圣中 ·科研掠影· 利用IP SAN技術建設校園公共計算機應用環境王 晗 ·特別報道· 紀念抗戰勝利60周年系列活動 為了明天,我們……卓 然 優化研究生思想教育模式 全面提高人才培養質量(下)檀彥卓整理 ·分部建設· 產學研相結合,自強不息,團結奮進黃朝暉 ·簡訊· ·諸子百家· 拔河比賽中的天時、地利、人和郭紅松 ·閑情雅致· 武林秘籍在哪里?由淵霞

    標簽: 2005 計算 創新

    上傳時間: 2014-12-02

    上傳用戶:dongqiangqiang

  • OPNET的介紹電子書

    OPNET的介紹電子書,包含模組的創見和連結、網路協定的設計等介紹

    標簽: OPNET

    上傳時間: 2014-01-08

    上傳用戶:jcljkh

  • 分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL

    分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL,Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計,但是,對于時鐘要求不太嚴格的設計,通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先這種方法可以節省鎖相環資源,再者,這種方式只消耗不多的邏輯單元就可以達到對時鐘操作的目的。 偶數倍分頻:偶數倍分頻應該是大家都比較熟悉的分頻,通過計數器計數是完全可以實現的。如進行N倍偶數分頻,那么可以通過由待分頻的時鐘觸發計數器計數,當計數器從0計數到N/2-1時,輸出時鐘進行翻轉,并給計數器一個復位信號,使得下一個時鐘從零開始計數。以此循環下去。這種方法可以實現任意的偶數分頻。

    標簽: altera FPGA PLL 分頻器

    上傳時間: 2016-06-14

    上傳用戶:wpwpwlxwlx

主站蜘蛛池模板: 调兵山市| 临江市| 临朐县| 永寿县| 格尔木市| 奉节县| 墨竹工卡县| 库伦旗| 兖州市| 牟定县| 时尚| 安乡县| 阳西县| 荥经县| 望谟县| 四子王旗| 肇源县| 合川市| 石景山区| 上虞市| 平顶山市| 山东省| 永登县| 黔西县| 全州县| 文成县| 吕梁市| 渝中区| 万全县| 枞阳县| 新乐市| 临猗县| 增城市| 谷城县| 南靖县| 光泽县| 舞钢市| 双辽市| 天台县| 舞阳县| 鄱阳县|