EDA工程建模及其管理方法研究2 1 隨著微電子技術(shù)與計(jì)算機(jī)技術(shù)的日益成熟，電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)在電子產(chǎn)品與集成電路 (IC)芯片特別是單片集成(SoC)芯片的設(shè)計(jì)應(yīng)用中顯得越來越重要。EDA技術(shù)采用“自上至下”的設(shè)計(jì)思想，允許設(shè)計(jì)人員能夠從系統(tǒng)功能級或電路功能級進(jìn)行產(chǎn)品或芯片的設(shè)計(jì)，有利于產(chǎn)品在系統(tǒng)功能上的綜合優(yōu)化，從而提高了電子設(shè)計(jì)項(xiàng)目的協(xié)作開發(fā)效率，降低新產(chǎn)品的研發(fā)成本。 近十年來，EDA電路設(shè)計(jì)技術(shù)和工程管理方面的發(fā)展主要呈現(xiàn)出兩個(gè)趨勢： (1) 電路的集成水平已經(jīng)進(jìn)入了深亞微米的階段，其復(fù)雜程度以每年58％的幅度迅速增加，芯片設(shè)計(jì)的抽象層次越來越高，而產(chǎn)品的研發(fā)時(shí)限卻不斷縮短。 (2) IC芯片的開發(fā)過程也日趨復(fù)雜。從前期的整體設(shè)計(jì)、功能分，到具體的邏輯綜合、仿真測試，直至后期的電路封裝、排版布線，都需要反復(fù)的驗(yàn)證和修改，單靠個(gè)人力量無法完成。IC芯片的開發(fā)已經(jīng)實(shí)行多人分組協(xié)作。由此可見，如何提高設(shè)計(jì)的抽象層次，在較短時(shí)間內(nèi)設(shè)計(jì)出較高性能的芯片，如何改進(jìn)EDA工程管理，保證芯片在多組協(xié)作設(shè)計(jì)下的兼容性和穩(wěn)定性，已經(jīng)成為當(dāng)前EDA工程中最受關(guān)注的問題。
上傳時(shí)間： 2013-11-10
上傳用戶：yan2267246
虛擬機(jī)自省（Virtual Machine Introspection，VMI）技術(shù)充分利用虛擬機(jī)管理器的較高權(quán)限，可以實(shí)現(xiàn)在單獨(dú)的虛擬機(jī)中部署安全工具對目標(biāo)虛擬機(jī)進(jìn)行監(jiān)測，為進(jìn)行各種安全研究工作提供了很好的解決途徑，從而隨著虛擬化技術(shù)的發(fā)展成為一種應(yīng)用趨勢。基于為更深入的理解和更好的應(yīng)用VMI技術(shù)提供參考作用的目的，本文對VMI技術(shù)進(jìn)行了分析研究。采用分析總結(jié)的方法，提出了VMI的概念，分析其實(shí)現(xiàn)原理和實(shí)現(xiàn)方式；詳細(xì)地分析總結(jié)了VMI技術(shù)在不同領(lǐng)域的研究進(jìn)展，通過對不同研究成果根據(jù)實(shí)現(xiàn)方式進(jìn)行交叉分析比較，得出不同研究成果對應(yīng)的4種實(shí)現(xiàn)方式；分析了VMI技術(shù)面臨的語義鴻溝問題；最后對VMI技術(shù)研究進(jìn)行總結(jié)和展望。
上傳時(shí)間： 2014-08-21
上傳用戶：jkhjkh1982
Dongle泛指任何能插到電腦上的小型硬體，PC TV dongle則是用來在PC上觀看電視節(jié)目所用的擴(kuò)充裝置。一般來說，依照採用的電視訊號規(guī)格，PC TV dongle可區(qū)分成兩大類：若使用的訊源為數(shù)位訊號，則屬於數(shù)位PC TV dongle；若使用的是類比訊號，則屬於類比PC TV dongle。全球各地皆有不同的採納階段，且推行的廣播標(biāo)準(zhǔn)也不盡相同。
上傳時(shí)間： 2013-12-12
上傳用戶：lifangyuan12
基于N溝道MOS管H橋驅(qū)動(dòng)電路設(shè)計(jì)與制作
標(biāo)簽： MOS N溝道 H橋驅(qū)動(dòng) 電路設(shè)計(jì)
上傳時(shí)間： 2014-08-01
上傳用戶：1109003457
證券模擬實(shí)驗(yàn)室工作人員日常行為準(zhǔn)則1、 必須注意環(huán)境衛(wèi)生。禁止在實(shí)驗(yàn)室、辦公室內(nèi)吃食物、抽煙、隨地吐痰；對于意外或工作過程中污染實(shí)驗(yàn)室地板和其它物品的，必須及時(shí)采取措施清理干凈，保持實(shí)驗(yàn)室無塵潔凈環(huán)境。 2、 必須注意個(gè)人衛(wèi)生。工作人員儀表、穿著要整齊、談吐文雅、舉止大方。 3、 實(shí)驗(yàn)室用品要各歸其位，不能隨意亂放。 4、 實(shí)驗(yàn)室應(yīng)安排人員值日，負(fù)責(zé)實(shí)驗(yàn)室的日常整理和行為督導(dǎo)。 5、 實(shí)驗(yàn)室的防曬、防水、防潮，維持實(shí)驗(yàn)室環(huán)境通爽，注意天氣對實(shí)驗(yàn)室的影響，雨天應(yīng)及時(shí)主動(dòng)檢查和關(guān)閉窗戶、檢查去水通風(fēng)等設(shè)施。 6、 實(shí)驗(yàn)室內(nèi)部不應(yīng)大聲喧嘩、注意音響音量控制、保持安靜的工作環(huán)境。 7、 堅(jiān)持每天下班之前將桌面收拾干凈、物品擺放整齊。
標(biāo)簽： 模擬 實(shí)驗(yàn)室管理 制度
上傳時(shí)間： 2013-12-30
上傳用戶：shanxiliuxu
復(fù)雜的物理和電氣規(guī)則， 高密度的元器件布局， 以及更高的高速技術(shù)要求， 這一切都增加了當(dāng)今PCB設(shè)計(jì)的復(fù)雜性。 不管是在設(shè)計(jì)過程的哪一個(gè)階段， 設(shè)計(jì)師都需要能夠輕松地定義，管理和確認(rèn)簡單的物理/間距規(guī)則， 以及至關(guān)重要的高速信號；同時(shí)， 他們還要確保最終的PCB滿足傳統(tǒng)制造以及測試規(guī)格所能達(dá)到的性能 目標(biāo)。
上傳時(shí)間： 2013-11-09
上傳用戶：gxm2052
根據(jù)目前印制電路板制造技術(shù)的發(fā)展趨勢，印制電路板的制造難度越來越高，品質(zhì)要求也越來越嚴(yán)格。為確保印制電路板的高質(zhì)量和高穩(wěn)定性，實(shí)現(xiàn)全面質(zhì)量管理和環(huán)境控制，必須充分了解印制電路板制造技術(shù)的特性，但印制電路板制造技術(shù)是綜合性的技術(shù)結(jié)晶，它涉及到物理、化學(xué)、光學(xué)、光化學(xué)、高分子、流體力學(xué)、化學(xué)動(dòng)力學(xué)等諸多方面的基礎(chǔ)知識(shí)，如材料的結(jié)構(gòu)、成份和性能：工藝裝備的精度、穩(wěn)定性、效率、加工質(zhì)量；工藝方法的可行性；檢測手段的精度與高可靠性及環(huán)境中的溫度、濕度、潔凈度等問題。這些問題都會(huì)直接和間接地影響到印制電路板的品質(zhì)。由于涉及到的方面與問題比較多，就很容易產(chǎn)生形形色色的質(zhì)量缺陷。為確保“預(yù)防為主，解決問題為輔”的原則的貫徹執(zhí)行，必須認(rèn)真地了解各工序最容易出現(xiàn)及產(chǎn)生的質(zhì)量問題，快速地采取工藝措施加以排除，確保生產(chǎn)能順利地進(jìn)行。為此，特收集、匯總和整理有關(guān)這方面的材料，編輯這本《印制電路板故障排除手冊》供同行參考。
上傳時(shí)間： 2013-10-12
上傳用戶：shen007yue
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語解釋(TERMS)......... 2 2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時(shí)間： 2013-12-20
上傳用戶：康郎
PCB LAYOUT 基本規(guī)範(fàn)項(xiàng)次 項(xiàng)目 備註1 一般PCB 過板方向定義： PCB 在SMT 生產(chǎn)方向?yàn)槎踢呥^迴焊爐(Reflow), PCB 長邊為SMT 輸送帶夾持邊. PCB 在DIP 生產(chǎn)方向?yàn)镮/O Port 朝前過波焊爐(Wave Solder), PCB 與I/O 垂直的兩邊為DIP 輸送帶夾持邊.1.1 金手指過板方向定義： SMT: 金手指邊與SMT 輸送帶夾持邊垂直. DIP: 金手指邊與DIP 輸送帶夾持邊一致.2 SMD 零件文字框外緣距SMT 輸送帶夾持邊L1 需≧150 mil. SMD 及DIP 零件文字框外緣距板邊L2 需≧100 mil.3 PCB I/O port 板邊的螺絲孔(精靈孔)PAD 至PCB 板邊, 不得有SMD 或DIP 零件(如右圖黃色區(qū)).PAD
上傳時(shí)間： 2014-12-24
上傳用戶：jokey075
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
