EDA課程設計8位十進制乘法器。
標簽： 8位 十進制 乘法器
上傳時間： 2013-10-17
上傳用戶：牛津鞋
VerilogHDL硬件描述語言
標簽： VerilogHDL 硬件描述語言
上傳時間： 2013-10-13
上傳用戶：縹緲
硬件描述語言HDL的現狀與發展
標簽： HDL 硬件描述語言 發展
上傳時間： 2013-10-14
上傳用戶：SimonQQ
基于xscale與FPGA的微小型飛行器控制系統的硬件設計---論文
標簽： 8eFPGA 飛行器 控制系統 硬件設計
上傳時間： 2013-11-18
上傳用戶：zhouchang199
講述硬件描述語言的前世今生
上傳時間： 2013-11-19
上傳用戶：qwerasdf
硬件描述語言Verilog教程
標簽： verilog_hdl 教程 硬件描述語言
上傳時間： 2013-12-08
上傳用戶：tianjinfan
隨著HDL Hardware Description Language 硬件描述語言語言綜合工具及其它相關工具的推廣使廣大設計工程師從以往煩瑣的畫原理圖連線等工作解脫開來能夠將工作重心轉移到功能實現上極大地提高了工作效率任何事務都是一分為二的有利就有弊我們發現現在越來越多的工程師不關心自己的電路實現形式以為我只要將功能描述正確其它事情交給工具就行了在這種思想影響下工程師在用HDL語言描述電路時腦袋里沒有任何電路概念或者非常模糊也不清楚自己寫的代碼綜合出來之后是什么樣子映射到芯片中又會是什么樣子有沒有充分利用到FPGA的一些特殊資源遇到問題立刻想到的是換速度更快容量更大的FPGA器件導致物料成本上升更為要命的是由于不了解器件結構更不了解與器件結構緊密相關的設計技巧過分依賴綜合等工具工具不行自己也就束手無策導致問題遲遲不能解決從而嚴重影響開發周期導致開發成本急劇上升 目前我們的設計規模越來越龐大動輒上百萬門幾百萬門的電路屢見不鮮同時我們所采用的器件工藝越來越先進已經步入深亞微米時代而在對待深亞微米的器件上我們的設計方法將不可避免地發生變化要更多地關注以前很少關注的線延時我相信ASIC設計以后也會如此此時如果我們不在設計方法設計技巧上有所提高是無法面對這些龐大的基于深亞微米技術的電路設計而且現在的競爭越來越激勵從節約公司成本角度出 也要求我們盡可能在比較小的器件里完成比較多的功能 本文從澄清一些錯誤認識開始從FPGA器件結構出發以速度路徑延時大小和面積資源占用率為主題描述在FPGA設計過程中應當注意的問題和可以采用的設計技巧本文對讀者的技能基本要求是熟悉數字電路基本知識如加法器計數器RAM等熟悉基本的同步電路設計方法熟悉HDL語言對FPGA的結構有所了解對FPGA設計流程比較了解
標簽： Xilinx FPGA 華為 高級技巧
上傳時間： 2013-11-06
上傳用戶：asdfasdfd
設計了一個基于FPGA的單精度浮點數乘法器.設計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結構,并提出對Wallace樹產生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設計在Altera DE2開發板上進行了驗證.
標簽： FPGA 精度 浮點數 乘法器設計
上傳時間： 2013-10-09
上傳用戶：xjy441694216
sim900a_硬件設計手冊
標簽： sim 900 硬件設計
上傳時間： 2013-10-26
上傳用戶：nshark
EOC硬件安裝手冊
標簽： EOC 基帶 硬件 安裝手冊
上傳時間： 2013-10-15
上傳用戶：1234567890qqq
蟲蟲下載站版權所有 京ICP備2021023401號-1
