焊有元件的印制電路板在線測試是印制電路板生產(chǎn)過程中的一個重要環(huán)節(jié),關系著整個電子產(chǎn)品的質(zhì)量。本文在深入研究國內(nèi)外印制電路板自動測試技術的基礎上,結(jié)合當前先進的電子技術,設計出一套高性能,低價位,小體積,便于攜帶和操作的印制電路板在線測試儀。 本文設計的在線測試儀系統(tǒng)包括控制器電路、信號發(fā)生電路、信號采集電路、元件測試電路、USB通信電路和開關矩陣電路等,其中控制器電路是以FPGA可編程控制芯片為核心,負責控制下位機其它所有電路的正常工作,并實現(xiàn)與上位機間的通信。 針對模擬元件的測試,本文首先探討了對印制電路板上模擬元件測試時的隔離原理,繼而詳細闡述了電阻、電容(電感)、二極管、三極管、運算放大器等的測試方法,并分別設計了硬件測試電路。因為測試時需向被測元件施加測試激勵信號,本文設計并完成了一信號發(fā)生電路,可輸出幅值可調(diào)的直流恒壓源信號和直流恒流源信號、幅值和頻率都可調(diào)的交流信號。 針對數(shù)字器件的測試,本文將數(shù)字器件分為兩種,一種為具有邊界掃描功能單元的器件,另一類為非邊界掃描器件,并分別對兩種類型的數(shù)字器件的測試原理和方法進行了詳細的描述,在文中給出了相關的硬件測試電路圖。 本設計中,所有測試激勵信號經(jīng)測試電路后輸出的測試結(jié)果都是直流電壓信號,所以本文設計了一通用信號采集電路來完成對測試結(jié)果的取樣。本文還設計了開關矩陣電路,用于將被測印制電路板上的元件接入到測試電路中。對通信電路的設計,本文采用USB通信方式與上位機進行有效的數(shù)據(jù)交換,并通過USB接口芯片完成了硬件電路的設計。 在軟件方面,本文采用NiosⅡ C語言完成所有軟件設計,以協(xié)助硬件部分來完成對印制電路板的測試工作。 本文已完成各部分電路試驗及系統(tǒng)聯(lián)調(diào),試驗證明設計達到了項目預定要求。
上傳時間: 2013-08-02
上傳用戶:fywz
隨著計算機和自動化測量技術的日益發(fā)展,測量儀器和計算機的關系日益密切。計算機的很多成果很快就應用到測量和儀器領域,與計算機相結(jié)合已經(jīng)成為測量儀器和自動測試系統(tǒng)發(fā)展的必然趨勢。高度集成的現(xiàn)場可編程門陣列(FPGA)是超大規(guī)模集成電路和計算機輔助設計技術發(fā)展的結(jié)果,由于FPGA器件具備集成度高、體積小、可以利用基于計算機的開發(fā)平臺,用編寫軟件的方法來實現(xiàn)專門硬件的功能等優(yōu)點,大大推動了數(shù)字系統(tǒng)設計的單片化、自動化,縮短了單片數(shù)字系統(tǒng)的設計周期、提高了設計的靈活性和可靠性。 本文研究基于網(wǎng)絡的高速數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn)問題。論文完成了以FPGA結(jié)構(gòu)為系統(tǒng)硬件平臺,uClinux為核心的系統(tǒng)的軟件平臺設計,進行信號的采集和遠程網(wǎng)絡監(jiān)測的功能。 論文從軟硬件兩方面入手,闡述了基于FPGA器件進行數(shù)據(jù)采集的硬件系統(tǒng)設計方法,以及基于uClinux操作系統(tǒng)的設備驅(qū)動程序設計和應用程序設計。 硬件方面,F(xiàn)PGA采用Xilinx公司Spartan系列的XC3S500芯片,用verilog HDL硬件描述語言在Xilinx公司提供的ISE輔助設計軟件中實現(xiàn)FPGA編程。將微處理器MicroBlaze、數(shù)據(jù)存儲器、程序存儲器、以太網(wǎng)控制器、數(shù)模轉(zhuǎn)換控制器等數(shù)字邏輯電路通過CoreConnect技術用OPB總線集成在同一個FPGA內(nèi)部,形成一個可編程的片上系統(tǒng)(SOPC)。采用基于FPGA的SOPC設計的突出優(yōu)點是不必更換芯片就可以實現(xiàn)設計的改進和升級,同時也可以降低成本和提高可靠性。 軟件方面,為了更好更有效地管理和拓展系統(tǒng)功能,移植了uClinux到MicroBlaze軟處理器上,設計實現(xiàn)了平臺上的ADC設備驅(qū)動程序和數(shù)據(jù)采集應用程序。并通過修訂內(nèi)核,實現(xiàn)了利用以太網(wǎng)TCP/IP協(xié)議來訪問數(shù)據(jù)采集程序獲得的數(shù)據(jù)。
標簽: FPGA 以太網(wǎng) 數(shù)據(jù)采集系統(tǒng)
上傳時間: 2013-05-23
上傳用戶:晴天666
數(shù)據(jù)采集是信號與信息系統(tǒng)中一個重要的組成部分,也是數(shù)字信號處理的關鍵環(huán)節(jié)。本論文主要介紹一種基于FPGA的數(shù)據(jù)采集系統(tǒng),提出一種由高速A/D轉(zhuǎn)換芯片、高性能FPGA和PCI總線接口組成的數(shù)據(jù)采集系統(tǒng)方案及其的硬件電路實現(xiàn)方法。該系統(tǒng)利用AD器件對信號進行放大、差分轉(zhuǎn)換和模數(shù)轉(zhuǎn)換,利用FPGA設計內(nèi)部模塊和時鐘信號來進行電路控制及實現(xiàn)數(shù)據(jù)緩存、數(shù)據(jù)傳遞等功能,最后通過PCI邏輯接口把暫存在FPGA的數(shù)據(jù)傳送到PC主機。FPGA作為采集系統(tǒng)的核心部件,完成了內(nèi)部數(shù)字電路設計,使系統(tǒng)具有很高的可適應性、可擴展性和可調(diào)試性。 本論文從研究數(shù)據(jù)采集的理論出發(fā),重點研究了A/D模數(shù)轉(zhuǎn)換、FPGA芯片設計及PCI總結(jié)接口設計,完成了系統(tǒng)的各級電路硬件設計,并通過系統(tǒng)仿真驗證了系統(tǒng)的可行性。
標簽: FPGA 數(shù)據(jù)采集 系統(tǒng)研究
上傳時間: 2013-04-24
上傳用戶:小楊高1
本文提出了一種基于FPGA的硬件防火墻的實現(xiàn)方案,采用了FPGA來實現(xiàn)千兆線速的防火墻。傳統(tǒng)的基于X86等通用CPU的防火墻無法支撐快速增長的網(wǎng)絡速度,無法實現(xiàn)線速過濾和轉(zhuǎn)發(fā)。本文在采用FPGA可編程器件+通用CPU模式下,快速處理網(wǎng)絡數(shù)據(jù)。網(wǎng)絡數(shù)據(jù)在建立連接跟蹤后,直接由FPGA實現(xiàn)的快速處理板直接轉(zhuǎn)發(fā),實現(xiàn)了網(wǎng)絡數(shù)據(jù)的線速處理,通用CPU在操作系統(tǒng)支持下,完成網(wǎng)絡數(shù)據(jù)的連接跟蹤的創(chuàng)建、維護,對網(wǎng)絡規(guī)則表的維護等工作。FPGA硬件板和CPU各司所長,實現(xiàn)快速轉(zhuǎn)發(fā)的目的。 本文設計了基于FPGA的硬件板的硬件規(guī)格,提出了硬件連接跟蹤表的存儲模式,以及規(guī)則表的存儲模式和定義等; 防火墻系統(tǒng)軟件采用NetBSD操作系統(tǒng),完成了硬件板的NetBSD的驅(qū)動;在軟件系統(tǒng)完成了新建連接的建立、下發(fā)、老化等工作;在連接跟蹤上完成了規(guī)則的建立、刪除、修改等工作。 本文完成了防火墻的實現(xiàn)。實現(xiàn)了基于連接跟蹤的包過濾、地址轉(zhuǎn)換(NAT),設計了連接跟蹤的關鍵數(shù)據(jù)結(jié)構(gòu),包過濾的關鍵數(shù)據(jù)結(jié)構(gòu)等,重用了NetBSD操作系統(tǒng)的路由。本文針對地址轉(zhuǎn)換應用程序的穿透問題,新增了部分實現(xiàn)。 在DoS攻擊是一種比較常見的攻擊網(wǎng)絡手段,本文采用了軟硬件結(jié)合的方法,不僅在軟件部分做了完善,也在硬件部分采取了相應的措施,測試數(shù)據(jù)表明,對常見的Syn洪水攻擊效果明顯。 在實踐過程中,我們發(fā)現(xiàn)了NetBSD操作系統(tǒng)內(nèi)核的軟件缺陷,做了修正,使之更完善。 經(jīng)過測試分析,本方案不僅明顯的優(yōu)于X86方案,和基于NP方案、基于ASIC方案比較,具有靈活、可配置、易升級的優(yōu)點。
上傳時間: 2013-06-21
上傳用戶:zxh1986123
為適應組合導航計算機系統(tǒng)的微型化、高性能度的要求,拓寬導航計算機的應用領域,本文設計出一種基于浮點型DSP(TMS320C6713)和可編程邏輯陣列器件(FPGA: EP1C12N240C8)協(xié)同合作的導航計算機系統(tǒng)。 論文在闡述了組合導航計算機的特點和應用要求后,提出基于DSP和FPGA的組合導航計算機系統(tǒng)方案。該方案以DSP為導航解算處理器,由FPGA完成IMU信號的采集和緩存以及系統(tǒng)控制信號的整合;DSP通過EMIF接口實現(xiàn)和FPGA通信。在此基礎上研究了各擴展通信接口、系統(tǒng)硬件原理圖和PCB的開發(fā),且在FPGA中使用調(diào)用IP核來實現(xiàn)FIR低通濾波數(shù)據(jù)處理機抖激光陀螺的機抖振動的影響。其次,詳細闡述了利用TI公司的DSP集成開發(fā)環(huán)境和DSP/BIOS準實時操作系統(tǒng)開發(fā)多任務系統(tǒng)軟件的具體方案。本文引入DSP/BIOS實時操作系統(tǒng)提供的多任務機制,將采集處理按照功能劃分四個相對獨立的任務,這些任務在DSP/BIOS的調(diào)度下,按照用戶指定的優(yōu)先級運行,大大提高系統(tǒng)的工作效率。最后給了DSP芯片Bootloader的制作方法。 導航計算機系統(tǒng)研制開發(fā)是軟、硬件研究緊密結(jié)合的過程。在微型導航計算機系統(tǒng)方案建立的基礎上,本文首先討論了系統(tǒng)硬件整體設計和軟件開發(fā)流程;其次針對導航計算機系統(tǒng)各個功能模塊以及多項關鍵技術進行了設計與開發(fā)工作,涉及系統(tǒng)數(shù)據(jù)通信模塊、模擬信號采集模塊和數(shù)據(jù)存儲模塊;最后,對導航計算機系統(tǒng)進行了聯(lián)合調(diào)試工作,并對各個模塊進行了詳細的功能測試與驗證,完成了微型導航計算機系統(tǒng)的制作。 以DSP/FPGA作為導航計算機硬件平臺的捷聯(lián)式慣性導航實時數(shù)據(jù)系統(tǒng)能夠滿足系統(tǒng)所要求的高精度、實時性、穩(wěn)定性要求,適應了其高性能、低成本、低功耗的發(fā)展方向。
上傳時間: 2013-04-24
上傳用戶:lishuoshi1996
對于H.264視頻編碼系統(tǒng),雖然單純用軟件也可以實現(xiàn)整個編碼過程,但是由于整個編碼系統(tǒng)的算法復雜度很高,里面又有大量的數(shù)學運算,使得軟件的計算能力差、速度慢,容易造成總線擁擠,所以單純地依靠軟件無法實現(xiàn)視頻編碼的要求。為了縮短整個編碼的時間,提高編碼系統(tǒng)的工作效率,有必要將軟件中耗費時間和資源較多的模塊用硬件來實現(xiàn)。本文正是基于上述的想法,通過使用FPGA豐富的內(nèi)部資源來實現(xiàn)H.264的編碼。本系統(tǒng)流程是首先使用視頻解碼芯片SAA7113將從攝像頭傳輸過來的PAL制式數(shù)據(jù)轉(zhuǎn)換為ITU656格式的數(shù)字視頻數(shù)據(jù),然后由FPGA讀取并進行預測、變換和編碼,最后將編碼生成的碼流通過USB接口發(fā)送到PC端進行解碼和顯示。
上傳時間: 2013-06-30
上傳用戶:hehuaiyu
近紅外光譜法是血液成分無創(chuàng)檢測方法中的熱點,也是取得成果最多的方法之一。但是,個體差異和測量條件是影響近紅外光譜血液成分無創(chuàng)檢測的一個較突出的問題。而動態(tài)光譜法就是針對這個問題而提出的一種全新的近紅外無創(chuàng)血液成分濃度檢測方法。它從原理上消除了個體差異和測量條件等對光譜檢測的影響,為基于近紅外光譜法的血液成分無創(chuàng)檢測方法進入臨床應用去除了一個較為關鍵的障礙。因此,本文根據(jù)動態(tài)光譜檢測原理設計了基于FPGA的動態(tài)光譜數(shù)據(jù)采集系統(tǒng)。 在分析了動態(tài)光譜數(shù)據(jù)采集系統(tǒng)的性能要求后,采用DALSA的高性能線陣CCD IL-C6-2048C作為光電轉(zhuǎn)換器件;根據(jù)CCD輸出數(shù)據(jù)的高速度和信號微弱及含有噪聲等特點,選用了高速、高精度、并帶有相關雙采樣芯片的圖像處理芯片AD9826作為模數(shù)轉(zhuǎn)換器件;以FPGA及其內(nèi)嵌的NIOSⅡ處理器作為核心控制器,并用LabVIEW對采集得到的數(shù)據(jù)進行顯示。 在FPGA中,利用Verilog HDL語言編寫了CCD和AD9826的控制時序;利用兩塊雙口RAM組成乒乓操作單元,實現(xiàn)高速數(shù)據(jù)的緩存,避免利用NiosⅡ處理器直接讀取時的頻繁中斷。將NIOSⅡ處理器系統(tǒng)嵌入到FPGA中,實現(xiàn)整個系統(tǒng)的管理。NiOSⅡ處理器利用中斷方式讀取緩存單元中的數(shù)據(jù)、經(jīng)對數(shù)變換后傳遞給計算機。其中緩存數(shù)據(jù)的讀取及對數(shù)變換均采用自定義組件的方式將硬件單元添加到NIOSⅡ系統(tǒng)中,編程時直接調(diào)用。NIOSⅡ系統(tǒng)通過串口將處理后的數(shù)據(jù)傳遞給LabVIEW, LabVIEW對數(shù)據(jù)簡單處理后顯示,以實時觀察采樣數(shù)據(jù)是否正確。 最后對系統(tǒng)進行了實驗測試,實驗結(jié)果表明,系統(tǒng)能夠很好的采集并顯示數(shù)據(jù),能夠初步完成光信號的檢測。
標簽: FPGA 動態(tài) 光譜數(shù)據(jù)
上傳時間: 2013-04-24
上傳用戶:luyanping
本文對基于FPGA的對象存儲控制器原型的硬件設計進行了研究。主要內(nèi)容如下: ⑴研究了對象存儲控制器的硬件設計,使其高效完成對象級接口的智能化管理和復雜存儲協(xié)議的解析,對對象存儲系統(tǒng)整體性能提升有重要意義?;赟oPC(片上可編程系統(tǒng))技術,在FPGA(現(xiàn)場可編程門陣列)上實現(xiàn)的對象存儲控制器,具有功能配置靈活,調(diào)試方便,成本較低等優(yōu)點。 ⑵采用Cyclone II器件實現(xiàn)的對象存儲控制器的網(wǎng)絡接口,包含處理器模塊、內(nèi)存模塊、Flash模塊等核心組成部分,提供千兆以太網(wǎng)的網(wǎng)絡接口和PCI(周邊元件擴展接口)總線的主機接口,還具備電源模塊、時鐘模塊等以保證系統(tǒng)正常運行。在設計實現(xiàn)PCB(印制電路板)時,從疊層設計、布局、布線、阻抗匹配等多方面解決高達100MHz的全局時鐘帶來的信號完整性問題,并基于IBIS模型進行了信號完整性分析及仿真。針對各功能模塊提出了相應的調(diào)試策略,并完成了部分模塊的調(diào)試工作。 ⑶提出了基于Virtex-4的對象存儲控制器系統(tǒng)設計方案,Virtex-4內(nèi)嵌PowerPC高性能處理器,可更好地完成對象存儲設備相關的控制和管理工作。實現(xiàn)了豐富的接口設計,包括千兆以太網(wǎng)、光纖通道、SATA(串行高級技術附件)等網(wǎng)絡存儲接口以及較PCI性能更優(yōu)異的PCI-X(并連的PCI總線)主機接口;提供多種FPGA配置方式。使用Cadence公司的Capture CIS工具完成了該系統(tǒng)硬件的原理圖繪制,通過了設計規(guī)則檢查,生成了網(wǎng)表用作下一步設計工作的交付文件。
上傳時間: 2013-04-24
上傳用戶:lijinchuan
隨著電力電子技術、微處理器技術、控制理論及永磁材料等技術的快速發(fā)展,以永磁同步電機作為控制對象的傳動領域得到了越來越廣泛的關注,隨著FPGA的技術的普及和廣泛應用,使得各種先進的控制算法得以實現(xiàn),于是數(shù)字化、智能化的永磁交流控制器成為必然的發(fā)展趨勢和當前的研究熱點。本文的主要工作就是圍繞數(shù)字化的永磁同步電機控制器研究來展開。首先深入研究了永磁同步電機的數(shù)學建模方法及電機控制策略問題。在對永磁同步電機的數(shù)學模型進行了推導的基礎上,在PSIM仿真軟件中建立了永磁同步電機的電機模型,提出了一種永磁同步電機傳統(tǒng)控制系統(tǒng)仿真建模的新方法。其次對常用的數(shù)字脈寬調(diào)制方法進行了數(shù)學推導,并對滑模控制理論和矢量控制進行了深入的研究分析,將滑模變結(jié)構(gòu)控制應用于永磁同步電機的調(diào)速系統(tǒng)中,改善了傳統(tǒng)PI控制器參數(shù)整定繁瑣、系統(tǒng)魯棒性差的缺點,仿真結(jié)果驗證了該系統(tǒng)設計方案的優(yōu)越性。最后在永磁同步電機建模仿真的基礎上,根據(jù)永磁同步電機控制器的設計要求及FPGA的特點,提出永磁同步電機控制器的的設計方案。按照FPGA模塊化設計思想,將整個系統(tǒng)進行了合理的劃分,分別對SVPWM、Park變換、SMC、反饋速度測量等重要模塊的FPGA硬件實現(xiàn)算法進行了深入的研究。各模塊在Modelsim平臺上完成功能仿真后并下載到Spartan-3E開發(fā)板上完成硬件驗證,驗證結(jié)果表明:永磁同步電機在低速和高速時都能穩(wěn)定運行,從而證實了本設計方案的可行性。
上傳時間: 2013-04-24
上傳用戶:wff
本書全面的介紹了VHDL硬件描述語言的基本知識和利用VHDL語言進行數(shù)字電路系統(tǒng)設計的方法。
上傳時間: 2013-07-30
上傳用戶:long14578