本文對基于FPGA的對象存儲控制器原型的硬件設計進行了研究。主要內容如下： ⑴研究了對象存儲控制器的硬件設計，使其高效完成對象級接口的智能化管理和復雜存儲協(xié)議的解析，對對象存儲系統(tǒng)整體性能提升有重要意義。基于SoPC(片上可編程系統(tǒng))技術，在FPGA(現(xiàn)場可編程門陣列)上實現(xiàn)的對象存儲控制器，具有功能配置靈活，調試方便，成本較低等優(yōu)點。 ⑵采用Cyclone II器件實現(xiàn)的對象存儲控制器的網(wǎng)絡接口，包含處理器模塊、內存模塊、Flash模塊等核心組成部分，提供千兆以太網(wǎng)的網(wǎng)絡接口和PCI(周邊元件擴展接口)總線的主機接口，還具備電源模塊、時鐘模塊等以保證系統(tǒng)正常運行。在設計實現(xiàn)PCB(印制電路板)時，從疊層設計、布局、布線、阻抗匹配等多方面解決高達100MHz的全局時鐘帶來的信號完整性問題，并基于IBIS模型進行了信號完整性分析及仿真。針對各功能模塊提出了相應的調試策略，并完成了部分模塊的調試工作。 ⑶提出了基于Virtex-4的對象存儲控制器系統(tǒng)設計方案，Virtex-4內嵌PowerPC高性能處理器，可更好地完成對象存儲設備相關的控制和管理工作。實現(xiàn)了豐富的接口設計，包括千兆以太網(wǎng)、光纖通道、SATA(串行高級技術附件)等網(wǎng)絡存儲接口以及較PCI性能更優(yōu)異的PCI-X(并連的PCI總線)主機接口；提供多種FPGA配置方式。使用Cadence公司的Capture CIS工具完成了該系統(tǒng)硬件的原理圖繪制，通過了設計規(guī)則檢查，生成了網(wǎng)表用作下一步設計工作的交付文件。
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
