摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計(jì)成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計(jì)方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場(chǎng)需求, Xilinx 公司適時(shí)推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級(jí)的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時(shí)鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時(shí)其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計(jì)人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會(huì)導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計(jì)方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時(shí)間： 2013-11-06
上傳用戶：smallfish
在衛(wèi)星的地面測(cè)試中，地面模擬系統(tǒng)發(fā)送遙控遙測(cè)信號(hào)并接收衛(wèi)星的返回信號(hào)，將其下變頻到中頻進(jìn)行解調(diào)，從而獲取衛(wèi)星工作狀態(tài)和運(yùn)行環(huán)境，模擬其在軌運(yùn)行工作情況。針對(duì)目前采用有源相控陣天線技術(shù)的衛(wèi)星地面測(cè)試，本文設(shè)計(jì)實(shí)現(xiàn)了一種DBF體制的地面模擬系統(tǒng)接收機(jī)，該接收機(jī)采用超外差式二次變頻設(shè)計(jì)，具有高增益、低噪聲系數(shù)、低群時(shí)延波動(dòng)、良好的通道間幅相一致性和穩(wěn)定性，同時(shí)集成度高，體積小，可制造性強(qiáng)，能夠充分的滿足采用有源相控陣技術(shù)的衛(wèi)星地面測(cè)試要求。
標(biāo)簽： DBF 模擬系統(tǒng) 收機(jī)設(shè)計(jì)
上傳時(shí)間： 2013-11-11
上傳用戶：我累個(gè)乖乖
針對(duì)特定的載荷物理樣機(jī)地面測(cè)試驗(yàn)證及任務(wù)全過(guò)程演示的硬件在回路仿真背景，基于RT-LAB仿真平臺(tái)，搭建了半實(shí)物仿真測(cè)試系統(tǒng)，其中航天器平臺(tái)的仿真模型使用Simulink/Stateflow搭建，采用層次化、模塊化設(shè)計(jì)，包含自主運(yùn)行管理、GNC、電源、熱控、推進(jìn)、地面站等分系統(tǒng)，使用Stateflow實(shí)現(xiàn)載荷工作的流程控制，本文詳細(xì)描述了各分系統(tǒng)的功能、實(shí)現(xiàn)，對(duì)關(guān)鍵分系統(tǒng)的功能做了驗(yàn)證。表明RT-LAB與Simulink/Stateflow結(jié)合可方便快捷地構(gòu)建各種仿真環(huán)境，滿足任務(wù)要求，而其模塊化的特點(diǎn)使模型便于后續(xù)的維護(hù)、重用與擴(kuò)展。
標(biāo)簽： 載荷地面測(cè)試 航天器 仿真模型
上傳時(shí)間： 2013-11-19
上傳用戶：ly1994
拓目科技發(fā)布多3G卡網(wǎng)絡(luò)視頻直播機(jī)TML-P701
標(biāo)簽： TML-P 701 3G卡 網(wǎng)絡(luò)
上傳時(shí)間： 2013-12-27
上傳用戶：ddddddd
地面站是衛(wèi)星導(dǎo)航通信系統(tǒng)中必不可少的重要組成部分，具備接收、發(fā)射信號(hào)，監(jiān)控衛(wèi)星以及與地面通信網(wǎng)絡(luò)通信交換等功能，地面站的大天線對(duì)星跟蹤是衛(wèi)星通信開(kāi)展的基礎(chǔ)。針對(duì)衛(wèi)星地面站的重要性，介紹了CAPS（中國(guó)區(qū)域定位系統(tǒng)）位于北京的衛(wèi)星通信地面站天線對(duì)星跟蹤系統(tǒng)，利用該天線對(duì)準(zhǔn)亞太I(xiàn)號(hào)衛(wèi)星時(shí)的方位角、俯仰角以及系統(tǒng)AGC電平值分析了亞太I(xiàn)號(hào)衛(wèi)星的運(yùn)動(dòng)軌跡，亞太I(xiàn)號(hào)衛(wèi)星的漂移幅度在不斷的增大。
上傳時(shí)間： 2013-11-25
上傳用戶：gengxiaochao
超星閱讀器老鷹版4.0破解版
上傳時(shí)間： 2013-10-08
上傳用戶：yuhaihua_tony
超星閱讀器老鷹版4.0破解版
上傳時(shí)間： 2013-11-13
上傳用戶：eastimage
XAPP520將符合2.5V和3.3V I/O標(biāo)準(zhǔn)的7系列FPGA高性能I/O Bank進(jìn)行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上傳時(shí)間： 2013-11-06
上傳用戶：wentianyou
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計(jì)成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計(jì)方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場(chǎng)需求, Xilinx 公司適時(shí)推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級(jí)的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時(shí)鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時(shí)其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計(jì)人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會(huì)導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計(jì)方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時(shí)間： 2013-10-13
上傳用戶：lml1234lml
電路板布局………………………………………42.1 電源和地…………………………………………………………………….42.1.1 感抗……………………………………………………………………42.1.2 兩層板和四層板………………………………………………………42.1.3 單層板和二層板設(shè)計(jì)中的微處理器地……………………………….42.1.4 信號(hào)返回地……………………………………………………………52.1.5 模擬數(shù)字和高壓…………………………………………………….52.1.6 模擬電源引腳和模擬參考電壓……………………………………….52.1.7 四層板中電源平面因該怎么做和不應(yīng)該怎么做…………………….52.2 兩層板中的電源分配……………………………………………………….62.2.1 單點(diǎn)和多點(diǎn)分配……………………………………………………….62.2.2 星型分配………………………………………………………………62.2.3 格柵化地……………………………………………………………….72.2.4 旁路和鐵氧體磁珠……………………………………………………92.2.5 使噪聲靠近磁珠……………………………………………………..102.3 電路板分區(qū)………………………………112.4 信號(hào)線……………………………………………………………………...122.4.1 容性和感性串?dāng)_……………………………………………………...122.4.2 天線因素和長(zhǎng)度規(guī)則………………………………………………...122.4.3 串聯(lián)終端傳輸線…………………………………………………..132.4.4 輸入阻抗匹配………………………………………………………...132.5 電纜和接插件……………………………………………………………...132.5.1 差模和共模噪聲……………………………………………………...142.5.2 串?dāng)_模型……………………………………………………………..142.5.3 返回線路數(shù)目……………………………………..142.5.4 對(duì)板外信號(hào)I/O的建議………………………………………………142.5.5 隔離噪聲和靜電放電ESD ……………………………………….142.6 其他布局問(wèn)題……………………………………………………………...142.6.1 汽車和用戶應(yīng)用帶鍵盤和顯示器的前端面板印刷電路板………...152.6.2 易感性布局…………………………………………………………...15
上傳時(shí)間： 2013-10-19
上傳用戶：HGH77P99
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
