亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

直播星/地面雙國標(biāo)(biāo)

  • I/O并行口直接驅(qū)動(dòng)LED顯示的電路圖及源程序

    I/O并行口直接驅(qū)動(dòng)LED顯示1. 實(shí)驗(yàn)任務(wù) 如圖13所示,利用AT89S51單片機(jī)的P0端口的P0.0-P0.7連接到一個(gè)共陰數(shù)碼管的a-h(huán)的筆段上,數(shù)碼管的公共端接地。在數(shù)碼

    標(biāo)簽: LED 并行口 直接驅(qū)動(dòng) 電路圖

    上傳時(shí)間: 2013-06-15

    上傳用戶:kytqcool

  • 基于FPGA技術(shù)的星載高速復(fù)接器設(shè)計(jì)

    隨著空間科學(xué)任務(wù)的增加,需要處理的空間科學(xué)數(shù)據(jù)量激增,要求建立一個(gè)高速的空間數(shù)據(jù)連接網(wǎng)絡(luò).高速復(fù)接器作為空間飛行器星上網(wǎng)絡(luò)的關(guān)鍵設(shè)備,其性能對(duì)整個(gè)空間數(shù)據(jù)網(wǎng)絡(luò)的性能起著重要影響.該文闡述了利用先入先出存儲(chǔ)器FIFO進(jìn)行異步速率調(diào)整,應(yīng)用VHDL語言和可編程門陣列FPGA技術(shù),對(duì)多個(gè)信號(hào)源數(shù)據(jù)進(jìn)行數(shù)據(jù)打包、信道選通調(diào)度和多路復(fù)接的方法.設(shè)計(jì)中,用VHDL語言對(duì)高速復(fù)接器進(jìn)行行為級(jí)建模,為了驗(yàn)證這個(gè)模型,首先使用軟件進(jìn)行仿真,通過編寫testbench程序模擬FIFO的動(dòng)作特點(diǎn),對(duì)程序輸入信號(hào)進(jìn)行仿真,在軟件邏輯仿真取得預(yù)期結(jié)果后,繼續(xù)設(shè)計(jì)硬件電路,設(shè)計(jì)出的實(shí)際電路實(shí)現(xiàn)了將來自兩個(gè)不同速率的信源數(shù)據(jù)(1394總線數(shù)據(jù)和1553B總線數(shù)據(jù))復(fù)接成一路符合CCSDS協(xié)議的位流業(yè)務(wù)數(shù)據(jù).在實(shí)驗(yàn)調(diào)試中對(duì)FPGA的輸出數(shù)據(jù)進(jìn)行檢驗(yàn),同時(shí)對(duì)設(shè)計(jì)方法進(jìn)行驗(yàn)證.驗(yàn)證結(jié)果完全符合設(shè)計(jì)目標(biāo).應(yīng)用硬件可編程邏輯芯片F(xiàn)PGA設(shè)計(jì)高速復(fù)接器,大幅度提高了數(shù)據(jù)的復(fù)接速率,可應(yīng)用于未來的星載高速數(shù)據(jù)系統(tǒng)中,能夠完成在軌系統(tǒng)的數(shù)據(jù)復(fù)接任務(wù).

    標(biāo)簽: FPGA 星載 復(fù)接器

    上傳時(shí)間: 2013-07-17

    上傳用戶:wfl_yy

  • 英飛凌公司DAVE2.O軟件的使用

    介紹了Infineon(英飛凌)公司DAVE2.O軟件的使用方法和一些需注意的要點(diǎn),并按照流程編寫了一個(gè)“Infineon XC164CM”的閃燈測(cè)試程序

    標(biāo)簽: DAVE2 英飛凌 軟件

    上傳時(shí)間: 2013-07-13

    上傳用戶:牛布牛

  • 星載SAR高速FPGA預(yù)處理板的研制

    合成孔徑雷達(dá)的實(shí)時(shí)信號(hào)處理系統(tǒng),可以分成相對(duì)獨(dú)立的幾個(gè)階段,即A/D變換和緩存、距離向預(yù)處理器、方位向預(yù)處理器、距離向壓縮處理、轉(zhuǎn)置存儲(chǔ)器、方位向壓縮處理、逆轉(zhuǎn)置存儲(chǔ)器.合成孔徑雷達(dá)預(yù)處理的目的,就是緩解高處理數(shù)據(jù)率和低傳輸數(shù)據(jù)率的矛盾,使得在不太影響成像質(zhì)量的前提下,盡量減少傳輸?shù)臄?shù)據(jù)率,有利于后續(xù)處理的硬件實(shí)現(xiàn),做到實(shí)時(shí)處理.論文結(jié)合電子所合成孔徑雷達(dá)實(shí)時(shí)成像處理系統(tǒng),設(shè)計(jì)開發(fā)了基于Xilinx Virtex-E FPGA的星載SAR高速預(yù)處理板,該信號(hào)處理板處理能力強(qiáng),結(jié)構(gòu)緊湊,運(yùn)行效率高;其硬件電路的設(shè)計(jì)思路和結(jié)構(gòu)形式有很強(qiáng)的通用性和使用價(jià)值.論文重點(diǎn)研究了預(yù)處理的核心部分—固定系數(shù)FIR濾波器的設(shè)計(jì)問題.而固定系數(shù)FIR濾波器的實(shí)現(xiàn)問題的重點(diǎn)又是FPGA內(nèi)部的固定系數(shù)FIP濾波器實(shí)現(xiàn)問題,針對(duì)FPGA內(nèi)部的查找表資源,我們選擇目前流行的分布式算法來實(shí)現(xiàn)FIR濾波器的設(shè)計(jì).對(duì)比于預(yù)處理器中其他濾波器設(shè)計(jì)方案,基于FPGA分布式算法的FIR濾波器的設(shè)計(jì),避免了乘累加運(yùn)算,提高了系統(tǒng)運(yùn)行的速度并且節(jié)省了大量的FPGA資源.并且由于FPGA可編程的特性,所以可以靈活的改變?yōu)V波器的系數(shù)和階數(shù).所設(shè)計(jì)的電路簡(jiǎn)單高速,工作正常、可靠,完全滿足了預(yù)處理器設(shè)計(jì)的技術(shù)要求.隨著超大規(guī)模集成電路技術(shù),高密度存儲(chǔ)器技術(shù),計(jì)算機(jī)技術(shù)的發(fā)展,一個(gè)全數(shù)字化的機(jī)載實(shí)時(shí)成像處理系統(tǒng)的研制,已經(jīng)不是非常困難的事情了.而在現(xiàn)有條件下,全數(shù)字化的高分辨率星載實(shí)時(shí)成像處理系統(tǒng)的研制,將是一個(gè)非常具有挑戰(zhàn)意義的課題,論文以星載SAR的預(yù)處理器設(shè)計(jì)為例,拋磚引玉,希望對(duì)未來全數(shù)字化星載實(shí)時(shí)成像處理系統(tǒng)的研制起到一定參考價(jià)值.

    標(biāo)簽: FPGA SAR 星載 預(yù)處理

    上傳時(shí)間: 2013-07-03

    上傳用戶:lanhuaying

  • 基于CCSDS算法的星載圖像壓縮系統(tǒng)

    CCSDS組織(空間數(shù)據(jù)系統(tǒng)咨詢委員會(huì))于2005年公布了新的圖像壓縮標(biāo)準(zhǔn),該標(biāo)準(zhǔn)算法采用基于小波變換的比特平面編碼方法,支持無損有損壓縮編碼和精確碼率控制并具有較好的抗誤碼能力和非常高的圖像壓縮性能,能滿足實(shí)際應(yīng)用中的多種需求。同時(shí)該算法具有較低的算法復(fù)雜度,易于低功耗硬件實(shí)現(xiàn),并且對(duì)航天圖像具有較高的適應(yīng)性,因此,在航天應(yīng)用方面具有廣闊的前景。    本論文主要針對(duì)CCSDS圖像壓縮算法的FPGA硬件實(shí)現(xiàn),在有限的硬件資源下,提出高速高效的CCSDS圖像壓縮編碼器設(shè)計(jì)方案并在已有的FPGA硬件平臺(tái)上加以實(shí)現(xiàn)。本文首先對(duì)CCSDS圖像壓縮算法的編碼原理進(jìn)行詳細(xì)介紹;然后提出DWT、BPE和碼流組織這三大模塊的并行化硬件實(shí)現(xiàn)方案,并給出了進(jìn)行批量仿真測(cè)試的仿真平臺(tái)設(shè)計(jì)方案。最后在Xilinx VIRTEX-II FPGA平臺(tái)上經(jīng)過成功驗(yàn)證,測(cè)試結(jié)果表明系統(tǒng)各項(xiàng)技術(shù)指標(biāo)可滿足星載圖像壓縮的要求。

    標(biāo)簽: CCSDS 算法 星載 圖像壓縮系統(tǒng)

    上傳時(shí)間: 2013-06-13

    上傳用戶:wanghui2438

  • 星叢 羅伯特·索耶

    《星叢》是羅伯特·索耶的另一本優(yōu)秀的科幻小說。

    標(biāo)簽:

    上傳時(shí)間: 2013-06-23

    上傳用戶:450976175

  • 美國機(jī)械工程師手冊(cè)英文原版

    ·詳細(xì)說明:美國機(jī)械工程師手冊(cè)英文原版 內(nèi)有大量PDF文件 可供閱讀 可以給你很大提高

    標(biāo)簽: 工程 手冊(cè) 英文

    上傳時(shí)間: 2013-06-17

    上傳用戶:eclipse

  • 如何利用CPLD與單片機(jī)實(shí)現(xiàn)并行I/O接口的擴(kuò)展

    ]本文介紹了如何利用CPLD(復(fù)雜可編程邏輯器件)與單片機(jī)的結(jié)合實(shí)現(xiàn)并行I/\r\nO(輸入/輸出)接口的擴(kuò)展。該設(shè)計(jì)與用8255做并行I/O接口相比,與單片機(jī)軟件完全兼容,\r\n同時(shí)擁有速度快,功耗低,價(jià)格便宜,使用靈活等特點(diǎn)

    標(biāo)簽: CPLD 如何利用 單片機(jī) 并行

    上傳時(shí)間: 2013-08-14

    上傳用戶:xa_lgy

  • FPGA中雙向端口I/O的設(shè)計(jì)

    :針對(duì)現(xiàn)場(chǎng)可編程門陣列(FPGA)芯片的特點(diǎn),研究FPGA中雙向端口I/O的設(shè)計(jì),同時(shí)給出仿真初始化雙向端口I/O的方法。采用這種雙向端口的設(shè)計(jì)方法,選用Xilinx的Spartan2E芯片設(shè)計(jì)一個(gè)多通道圖像信號(hào)處理系統(tǒng)。

    標(biāo)簽: FPGA 雙向端口

    上傳時(shí)間: 2013-08-17

    上傳用戶:xiaoyunyun

  • 星三角啟動(dòng)熱繼位置及整定

    電動(dòng)機(jī)采用星—三角起動(dòng)時(shí),過載繼電器的可能裝設(shè)位置有三個(gè)(如圖所示),其整定電流也不同:

    標(biāo)簽: 星三角 整定

    上傳時(shí)間: 2013-11-02

    上傳用戶:Bunyan

主站蜘蛛池模板: 长阳| 新竹市| 大化| 延庆县| 浏阳市| 贡山| 梓潼县| 潜江市| 铜鼓县| 邢台市| 淅川县| 山东省| 达拉特旗| 高台县| 赤水市| 桦川县| 江陵县| 永年县| 宁陕县| 水富县| 军事| 宜昌市| 句容市| 茶陵县| 乌鲁木齐县| 新密市| 渝中区| 堆龙德庆县| 泰顺县| 宁国市| 西安市| 财经| 壶关县| 天全县| 莱芜市| 灵川县| 阳曲县| 微博| 梁山县| 阳春市| 仁寿县|