<li id="qiae8"></li>
CPLD VHDL 數碼管程序 流水燈程序 時鐘程序CPLD VHDL 數碼管程序 流水燈程序 時鐘程序
標簽： CPLD VHDL 數碼管 程序
上傳時間： 2013-08-11
上傳用戶：huang111
Altera_FPGA管腳弱上拉電阻的軟件設置方法
標簽： Altera_FPGA 管腳 上拉電阻 軟件
上傳時間： 2013-08-13
上傳用戶：hj_18
有關FPGA芯片的管腳的封裝的一些資料。
標簽： FPGA 芯片 管腳 封裝
上傳時間： 2013-08-18
上傳用戶：dljwq
Altera FPGA配置的特殊管腳說明。
標簽： Altera FPGA 管腳
上傳時間： 2013-08-27
上傳用戶：hfnishi
BulkIn是FPGA向CY7C68013發送數據\r\nBulkOut是FPGA從CY7C68013接收數據,可以用LED顯示\r\n
標簽： C68013 68013 FPGA CY7
上傳時間： 2013-08-30
上傳用戶：anng
提出了一種基于FPGA的高階高速F IR濾波器的設計與實現方法。通過一個169階的均方根\r\n升余弦滾降濾波器的設計,介紹了如何應用流水線技術來設計高階高速F IR濾波器,并且對所設計的\r\nFIR濾波器性能、資源占用進行了分析。
標簽： FPGA 濾波器 實現方法
上傳時間： 2013-08-31
上傳用戶：小火車啦啦啦
AlteraFPGA的特殊管腳的連接(中文)
標簽： Altera FPGA 管腳 連接
上傳時間： 2013-09-01
上傳用戶：xhwst
Xilinx-FPGA器件管腳說明
標簽： Xilinx-FPGA 器件 管腳
上傳時間： 2013-09-03
上傳用戶：牛津鞋
FPGA特殊管腳說明
標簽： FPGA 管腳
上傳時間： 2013-09-04
上傳用戶：奔跑的雪糕
工作原理：\r\n 脈沖輸入，記錄30個脈沖的間隔時間（總時間），LED顯示出來，牽涉到數碼管的輪流點亮，以及LED的碼。輸入端口一定要用個\r\n74LS14整一下，圖上沒有。數碼管使用共陰數碼管。MAXPLUS編譯。\r\n測試時將光電門的信號端一塊連接到J2口的第三管腳，同時第一管腳為地，應該與光電門的地連接（共地）。\r\n開始測試：\r\n 按下按鍵，應該可以見到LED被點亮，指示可以開始轉動轉動慣量盤，等遮光片遮擋30次光電門后，\r\n LED熄滅，數碼管有數字顯示，此為時間值，單位為秒，與
標簽： CPLD LED 控制 數碼管
上傳時間： 2013-09-05
上傳用戶：123454
蟲蟲下載站版權所有 京ICP備2021023401號-1
<rt id="44i8a"></rt>
