<li id="esqkc"></li> <nav id="esqkc"></nav> 用一個(gè)C語言來測試4X4按鍵功能是否正常工作
上傳時(shí)間： 2017-07-25
上傳用戶：宋桃子
JAVA基礎(chǔ)實(shí)例200題 適合任何人士,測試自己基礎(chǔ)程度最好方法
上傳時(shí)間： 2017-07-28
上傳用戶：xlcky
運(yùn)動(dòng)會(huì)或各式活動(dòng)秩序冊製作及檢錄表製作管理系統(tǒng)
標(biāo)簽： 系統(tǒng)
上傳時(shí)間： 2014-01-21
上傳用戶：四只眼
德州儀器新款DSP TMS320C2834X 晶片 SCI 自動(dòng) BAUD 偵測程式設(shè)計(jì).
標(biāo)簽： 2834X C2834 2834 320C
上傳時(shí)間： 2013-12-01
上傳用戶：ayfeixiao
透過jjil在android上實(shí)現(xiàn)haar人臉偵測
上傳時(shí)間： 2014-01-04
上傳用戶：colinal
樹枝生長flash測試 生長貌似叢林般一樣茂盛 可以估且一試
標(biāo)簽： flash
上傳時(shí)間： 2017-09-25
上傳用戶：ztj182002
這是一個(gè)測試檔這是一個(gè)測試檔這是一個(gè)測試檔這是一個(gè)測試檔這是一個(gè)測試檔這是一個(gè)測試檔這是一個(gè)測試檔
標(biāo)簽： 這是一個(gè)
上傳時(shí)間： 2015-12-22
上傳用戶：wxxujian
發(fā)光二極體(Light Emitting Diode, LED)為半導(dǎo)體發(fā)光之固態(tài)光源。它成為具省電、輕巧、壽命長、環(huán)保(不含汞)等優(yōu)點(diǎn)之新世代照明光源。目前LED已開始應(yīng)用於液晶顯示
標(biāo)簽： LED 電源 方案 驅(qū)動(dòng)器
上傳時(shí)間： 2013-04-24
上傳用戶：王慶才
任何雷達(dá)接收器所接收到的回波(echo)訊號(hào)，都會(huì)包含目標(biāo)回波和背景雜波。雷達(dá)系統(tǒng)的縱向解析度和橫向解析度必須夠高，才能在充滿背景雜波的環(huán)境中偵測到目標(biāo)。傳統(tǒng)上都會(huì)使用短週期脈衝波和寬頻FM 脈衝來達(dá)到上述目的。
標(biāo)簽： 步進(jìn)頻率 模擬 雷達(dá)系統(tǒng) 測試
上傳時(shí)間： 2014-12-23
上傳用戶：zhqzal1014
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
