亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

物料搬運

  • 自動計量分裝機的控制系統(tǒng)

    摘要:自動計量分裝機是近幾年來廣泛使用的一種機器,它的控制系統(tǒng)是分裝機的核心部分。整個系統(tǒng)是由輸入電路、顯示電路及電氣控制電路等組成,并采用AT89C51單片機及串行外圍電路為主要部件:部分硬件功能采用軟件實現(xiàn),使得該系統(tǒng)結構簡單,可靠性強,使用方便。該系統(tǒng)的主要功能包括參數(shù)設定、瞬時質量及分裝次數(shù)顯示、振蕩強度的連續(xù)調節(jié)、超差報警等。系統(tǒng)功能強大,同時還具有裝料、稱重、判別、顯示、統(tǒng)計、卸料控制等功能,在一定程度上滿足了生產的要求,是實現(xiàn)各種粉狀、顆粒狀物料的計量、分裝的專用分裝設備。下文將詳細介紹自動計量分裝機控制系統(tǒng)的系統(tǒng)功能、結構特點、設計方案、工作原理等。關健詞:自動計量分裝機   單片機   主控電路

    標簽: 自動計量 控制系統(tǒng)

    上傳時間: 2013-11-12

    上傳用戶:1047385479

  • 51系列單片機開發(fā)板介紹

    MCS-51單片機歷史悠久,應用廣泛,教材豐富,為單片機學習者、工作者之首選!而STC51單片機,軟件硬件全面兼容其他公司51單片機,功能更強,功能更多,可以反復編程實驗10萬次以上,是某些單片機壽命100倍! 本實驗板采用了專利(ZL02255024.0),除了做單片機實驗以外,還可以做其它工作,如程序代碼燒錄、真實觀察運行結果,真正實現(xiàn)了實驗、編程、開發(fā)一體化!本實驗板已經自帶有編程燒錄的功能,可以對STC公司的全系列51單片機進行編程,可以幫大家省下購買編程器的錢,本STC單片機板編程燒錄程序非常可靠,速度也很快,讓使用特別方便,您在開發(fā)產品時,可以立即改變代碼,立即燒錄,立即觀看真實結果,無需再進行所謂的仿真。 最值得一提的是:STC推出的系列51單片機芯片是全面兼容其它51單片機的,而51單片機是主流大軍,每一個高等院校、普通學校、網站、業(yè)余單片機培訓都是以51單片機為入門教材的,所以,教材最多,例子最多。 本板采用了特別的設計,40PIN的萬能插座,20PIN的萬能插座(8位單片機也有很多精簡版本,例如89C2051只有20個引腳),省時省力,充分保護您的單片機芯片,延長壽命。 40個I/O口都完全開放獨立的,使用時用連接跳線連接到板載硬件資源上,任意一個I/O口都可以連接到相同的硬件資源上,這樣在開發(fā)單片機產品時可以任意定義各引腳功能,市面上的同類產品將外圍硬件直接與單片機引腳相連而無法自己定義功能(因此外形小巧、價格便宜),實驗成功后進行產品化時,由于不可能將原實驗板的連接線路搬到自己的產品中,因此必須更改源程序,與此相比,本實驗板具有的功能將有革命性的意義。 本開發(fā)實驗板的功能和擴展性能已經達到極限,這是與本站的專利技術相結合的最大特點,可以無限組合,實現(xiàn)功能無限!

    標簽: 51系列 單片機開發(fā)板

    上傳時間: 2013-12-31

    上傳用戶:cooran

  • 基于C8051F060單片機控制AD9833實現(xiàn)FSK調制

    引言 在數(shù)字信息傳輸中,基帶數(shù)字信號通常要經過調制器調制,將頻率搬移到適合信息傳輸?shù)念l段上。2FSK就是用數(shù)字信號去調制載波的頻率(移頻鍵控),由于它具有方法簡單、易于實現(xiàn)、抗噪聲和抗衰落性能較強等優(yōu)點,因此在現(xiàn)代數(shù)字通信系統(tǒng)的低、中速數(shù)據(jù)傳輸中得到了廣泛應用。 直接數(shù)字頻率合成技術(DDS)將先進的數(shù)字處理技術與方法引入信號合成領域。DDS器件采用高速數(shù)字電路和高速D/A轉換技術,具備頻率轉換時間短、頻率分辨率高、頻率穩(wěn)定度高、輸出信號頻率和相位可快速程控切換等優(yōu)點,可以實現(xiàn)對信號的全數(shù)字式調制。

    標簽: C8051F060 9833 FSK AD

    上傳時間: 2014-12-27

    上傳用戶:1427796291

  • 新型實用性低成本電子計價秤系統(tǒng)設計

    實用性低成本電子計價秤系統(tǒng)設計 介紹了一種基于AT89S52 單片機的電子計價秤的軟硬件設計方法。該系統(tǒng)采用雙積分電路替代現(xiàn)在價格昂貴的A/D芯片作為數(shù)據(jù)采集系統(tǒng),同時采用一片LM324芯片設計模擬A/D,用以開機讀取蓄電池當前電壓值,判斷低電壓。該系統(tǒng)是由應變片式傳感器組成的全橋電路感應物料重量后轉換成與之成線性關系的電壓, 再通過雙積分電路、輸入AT89S52單片機進行處理, 且通過16 位LCD 液晶時時顯示。同時由語音報價電路實現(xiàn)單價以及總價和找零的語音報價。該電子計價秤硬件電路包括液晶驅動芯片HT1621B、 低電壓檢測電路、語音驅動電路等, 達到了高效、可靠、精確的電子計價秤的設計目的。

    標簽: 電子計價秤 系統(tǒng)設計

    上傳時間: 2013-12-18

    上傳用戶:wxqman

  • at91rm9200啟動過程教程

    at91rm9200啟動過程教程 系統(tǒng)上電,檢測BMS,選擇系統(tǒng)的啟動方式,如果BMS為高電平,則系統(tǒng)從片內ROM啟動。AT91RM9200的ROM上電后被映射到了0x0和0x100000處,在這兩個地址處都可以訪問到ROM。由于9200的ROM中固化了一個BOOTLOAER程序。所以PC從0X0處開始執(zhí)行這個BOOTLOAER(準確的說應該是一級BOOTLOADER)。這個BOOTLOER依次完成以下步驟: 1、PLL SETUP,設置PLLB產生48M時鐘頻率提供給USB DEVICE。同時DEBUG USART也被初始化為48M的時鐘頻率; 2、相應模式下的堆棧設置; 3、檢測主時鐘源(Main oscillator); 4、中斷控制器(AIC)的設置; 5、C 變量的初始化; 6、跳到主函數(shù)。 完成以上步驟后,我們可以認為BOOT過程結束,接下來的就是LOADER的過程,或者也可以認為是裝載二級BOOTLOER。AT91RM9200按照DATAFLASH、EEPROM、連接在外部總線上的8位并行FLASH的順序依次來找合法的BOOT程序。所謂合法的指的是在這些存儲設備的開始地址處連續(xù)的存放的32個字節(jié),也就是8條指令必須是跳轉指令或者裝載PC的指令,其實這樣規(guī)定就是把這8條指令當作是異常向量表來處理。必須注意的是第6條指令要包含將要裝載的映像的大小。關于如何計算和寫這條指令可以參考用戶手冊。一旦合法的映像找到之后,則BOOT程序會把找到的映像搬到SRAM中去,所以映像的大小是非常有限的,不能超過16K-3K的大小。當BOOT程序完成了把合法的映像搬到SRAM的任務以后,接下來就進行存儲器的REMAP,經過REMAP之后,SRAM從映設前的0X200000地址處被映設到了0X0地址并且程序從0X0處開始執(zhí)行。而ROM這時只能在0X100000這個地址處看到了。至此9200就算完成了一種形式的啟動過程。如果BOOT程序在以上所列的幾種存儲設備中找到合法的映像,則自動初始化DEBUG USART口和USB DEVICE口以準備從外部載入映像。對DEBUG口的初始化包括設置參數(shù)115200 8 N 1以及運行XMODEM協(xié)議。對USB DEVICE進行初始化以及運行DFU協(xié)議。現(xiàn)在用戶可以從外部(假定為PC平臺)載入你的映像了。在PC平臺下,以WIN2000為例,你可以用超級終端來完成這個功能,但是還是要注意你的映像的大小不能超過13K。一旦正確從外部裝載了映像,接下來的過程就是和前面一樣重映設然后執(zhí)行映像了。我們上面講了BMS為高電平,AT91RM9200選擇從片內的ROM啟動的一個過程。如果BMS為低電平,則AT91RM9200會從片外的FLASH啟動,這時片外的FLASH的起始地址就是0X0了,接下來的過程和片內啟動的過程是一樣的,只不過這時就需要自己寫啟動代碼了,至于怎么寫,大致的內容和ROM的BOOT差不多,不同的硬件設計可能有不一樣的地方,但基本的都是一樣的。由于片外FLASH可以設計的大,所以這里編寫的BOOTLOADER可以一步到位,也就是說不用像片內啟動可能需要BOOT好幾級了,目前AT91RM9200上使用較多的bootloer是u-boot,這是一個開放源代碼的軟件,用戶可以自由下載并根據(jù)自己的應用配置。總的說來,筆者以為AT91RM9200的啟動過程比較簡單,ATMEL的服務也不錯,不但提供了片內啟動的功能,還提供了UBOOT可供下載。筆者寫了一個BOOTLODER從片外的FLASHA啟動,效果還可以。 uboot結構與使用uboot是一個龐大的公開源碼的軟件。他支持一些系列的arm體系,包含常見的外設的驅動,是一個功能強大的板極支持包。其代碼可以 http://sourceforge.net/projects/u-boot下載 在9200上,為了啟動uboot,還有兩個boot軟件包,分別是loader和boot。分別完成從sram和flash中的一級boot。其源碼可以從atmel的官方網站下載。 我們知道,當9200系統(tǒng)上電后,如果bms為高電平,則系統(tǒng)從片內rom啟動,這時rom中固化的boot程序初始化了debug口并向其發(fā)送'c',這時我們打開超級終端會看到ccccc...。這說明系統(tǒng)已經啟動,同時xmodem協(xié)議已經啟動,用戶可以通過超級終端下載用戶的bootloader。作為第一步,我們下載loader.bin.loader.bin將被下載到片內的sram中。這個loder完成的功能主要是初始化時鐘,sdram和xmodem協(xié)議,為下載和啟動uboot做準備。當下載了loader.bin后,超級終端會繼續(xù)打印:ccccc....。這時我們就可以下在uboot了。uboot將被下載到sdram中的一個地址后并把pc指針調到此處開始執(zhí)行uboot。接著我們就可以在終端上看到uboot的shell啟動了,提示符uboot>,用戶可以uboot>help 看到命令列表和大概的功能。uboot的命令包含了對內存、flash、網絡、系統(tǒng)啟動等一些命令。 如果系統(tǒng)上電時bms為低電平,則系統(tǒng)從片外的flash啟動。為了從片外的flash啟動uboot,我們必須把boot.bin放到0x0地址出,使得從flash啟動后首先執(zhí)行boot.bin,而要少些boot.bin,就要先完成上面我們講的那些步驟,首先開始從片內rom啟動uboot。然后再利用uboot的功能完成把boot.bin和uboot.gz燒寫到flash中的目的,假如我們已經啟動了uboot,可以這樣操作: uboot>protect off all uboot>erase all uboot>loadb 20000000 uboot>cp.b 20000000 10000000 5fff uboot>loadb 21000000 uboot>cp.b 210000000 10010000 ffff 然后系統(tǒng)復位,就可以看到系統(tǒng)先啟動boot,然后解壓縮uboot.gz,然后啟動uboot。注意,這里uboot必須壓縮成.gz文件,否則會出錯。 怎么編譯這三個源碼包呢,首先要建立一個arm的交叉編譯環(huán)境,關于如何建立,此處不予說明。建立好了以后,分別解壓源碼包,然后修改Makefile中的編譯器項目,正確填寫你的編譯器的所在路徑。 對loader和boot,直接make。對uboot,第一步:make_at91rm9200dk,第二步:make。這樣就會在當前目錄下分別生成*.bin文件,對于uboot.bin,我們還要壓縮成.gz文件。 也許有的人對loader和boot搞不清楚為什么要兩個,有什么區(qū)別嗎?首先有區(qū)別,boot主要完成從flash中啟動uboot的功能,他要對uboot的壓縮文件進行解壓,除此之外,他和loader并無大的區(qū)別,你可以把boot理解為在loader的基礎上加入了解壓縮.gz的功能而已。所以這兩個并無多大的本質不同,只是他們的使命不同而已。 特別說名的是這三個軟件包都是開放源碼的,所以用戶可以根據(jù)自己的系統(tǒng)的情況修改和配置以及裁減,打造屬于自己系統(tǒng)的bootloder。

    標簽: 9200 at 91 rm

    上傳時間: 2013-10-27

    上傳用戶:wsf950131

  • 華為 FPGA設計高級技巧Xilinx篇

      隨著HDL Hardware Description Language 硬件描述語言語言綜合工具及其它相關工具的推廣使廣大設計工程師從以往煩瑣的畫原理圖連線等工作解脫開來能夠將工作重心轉移到功能實現(xiàn)上極大地提高了工作效率任何事務都是一分為二的有利就有弊我們發(fā)現(xiàn)現(xiàn)在越來越多的工程師不關心自己的電路實現(xiàn)形式以為我只要將功能描述正確其它事情交給工具就行了在這種思想影響下工程師在用HDL語言描述電路時腦袋里沒有任何電路概念或者非常模糊也不清楚自己寫的代碼綜合出來之后是什么樣子映射到芯片中又會是什么樣子有沒有充分利用到FPGA的一些特殊資源遇到問題立刻想到的是換速度更快容量更大的FPGA器件導致物料成本上升更為要命的是由于不了解器件結構更不了解與器件結構緊密相關的設計技巧過分依賴綜合等工具工具不行自己也就束手無策導致問題遲遲不能解決從而嚴重影響開發(fā)周期導致開發(fā)成本急劇上升   目前我們的設計規(guī)模越來越龐大動輒上百萬門幾百萬門的電路屢見不鮮同時我們所采用的器件工藝越來越先進已經步入深亞微米時代而在對待深亞微米的器件上我們的設計方法將不可避免地發(fā)生變化要更多地關注以前很少關注的線延時我相信ASIC設計以后也會如此此時如果我們不在設計方法設計技巧上有所提高是無法面對這些龐大的基于深亞微米技術的電路設計而且現(xiàn)在的競爭越來越激勵從節(jié)約公司成本角度出 也要求我們盡可能在比較小的器件里完成比較多的功能   本文從澄清一些錯誤認識開始從FPGA器件結構出發(fā)以速度路徑延時大小和面積資源占用率為主題描述在FPGA設計過程中應當注意的問題和可以采用的設計技巧本文對讀者的技能基本要求是熟悉數(shù)字電路基本知識如加法器計數(shù)器RAM等熟悉基本的同步電路設計方法熟悉HDL語言對FPGA的結構有所了解對FPGA設計流程比較了解

    標簽: Xilinx FPGA 華為 高級技巧

    上傳時間: 2013-11-06

    上傳用戶:asdfasdfd

  • 了解軟體設計RF儀器的優(yōu)點

    本技術文章將介紹如何運用 NI LabVIEW FPGA 來設計並客製化個人的 RF 儀器,同時探索軟體設計儀器可為測試系統(tǒng)所提供的優(yōu)勢。

    標簽: 軟體 RF儀器

    上傳時間: 2013-11-24

    上傳用戶:toyoad

  • 生產管理系統(tǒng)源代碼

    if exists (select * from dbo.sysobjects where id = object_id(N'[dbo].[mrp物料需求計算_物料編號_fk]') and OBJECTPROPERTY(id, N'IsForeignKey') = 1) ALTER TABLE [dbo].[mrp物料需求計算] DROP CONSTRAINT mrp物料需求計算_物料編號_fk GO if exists (select * from dbo.sysobjects where id = object_id(N'[dbo].[mrp物料需求計算結果_物料編號_fk]') and OBJECTPROPERTY(id, N'IsForeignKey') = 1) ALTER TABLE [dbo].[mrp物料需求計算結果] DROP CONSTRAINT mrp物料需求計算結果_物料編號_fk GO if exists (select * from dbo.sysobjects where id = object_id(N'[dbo].[mrp物料需求歷史_物料編號_fk]') and OBJECTPROPERTY(id, N'IsForeignKey') = 1) ALTER TABLE [dbo].[mrp物料需求歷史] DROP CONSTRAINT mrp物料需求歷史_物料編號_fk GO if exists (select * from dbo.sysobjects where id = object_id(N'[dbo].[物料清單_物料編號_fk]') and OBJECTPROPERTY(id, N'IsForeignKey') = 1) ALTER TABLE [dbo].[物料清單] DROP CONSTRAINT 物料清單_物料編號_fk

    標簽: 生產管理 源代碼

    上傳時間: 2013-11-23

    上傳用戶:wcl168881111111

  • 華為 FPGA設計高級技巧Xilinx篇

      隨著HDL Hardware Description Language 硬件描述語言語言綜合工具及其它相關工具的推廣使廣大設計工程師從以往煩瑣的畫原理圖連線等工作解脫開來能夠將工作重心轉移到功能實現(xiàn)上極大地提高了工作效率任何事務都是一分為二的有利就有弊我們發(fā)現(xiàn)現(xiàn)在越來越多的工程師不關心自己的電路實現(xiàn)形式以為我只要將功能描述正確其它事情交給工具就行了在這種思想影響下工程師在用HDL語言描述電路時腦袋里沒有任何電路概念或者非常模糊也不清楚自己寫的代碼綜合出來之后是什么樣子映射到芯片中又會是什么樣子有沒有充分利用到FPGA的一些特殊資源遇到問題立刻想到的是換速度更快容量更大的FPGA器件導致物料成本上升更為要命的是由于不了解器件結構更不了解與器件結構緊密相關的設計技巧過分依賴綜合等工具工具不行自己也就束手無策導致問題遲遲不能解決從而嚴重影響開發(fā)周期導致開發(fā)成本急劇上升   目前我們的設計規(guī)模越來越龐大動輒上百萬門幾百萬門的電路屢見不鮮同時我們所采用的器件工藝越來越先進已經步入深亞微米時代而在對待深亞微米的器件上我們的設計方法將不可避免地發(fā)生變化要更多地關注以前很少關注的線延時我相信ASIC設計以后也會如此此時如果我們不在設計方法設計技巧上有所提高是無法面對這些龐大的基于深亞微米技術的電路設計而且現(xiàn)在的競爭越來越激勵從節(jié)約公司成本角度出 也要求我們盡可能在比較小的器件里完成比較多的功能   本文從澄清一些錯誤認識開始從FPGA器件結構出發(fā)以速度路徑延時大小和面積資源占用率為主題描述在FPGA設計過程中應當注意的問題和可以采用的設計技巧本文對讀者的技能基本要求是熟悉數(shù)字電路基本知識如加法器計數(shù)器RAM等熟悉基本的同步電路設計方法熟悉HDL語言對FPGA的結構有所了解對FPGA設計流程比較了解

    標簽: Xilinx FPGA 華為 高級技巧

    上傳時間: 2015-01-02

    上傳用戶:refent

  • 智能電動調節(jié)閥使用

    一、執(zhí)行器概述  1、執(zhí)行器作用    執(zhí)行器接受調節(jié)器的指令信號,經執(zhí)行機構將其轉換成相應的角位移或直線位移,去操縱調節(jié)機構,改變被控對象進、出的能量或物料,以實現(xiàn)過程的自動控制。    執(zhí)行器常常工作在高溫、高壓、深冷、強腐蝕、高粘度、易結晶、閃蒸、汽蝕、高壓差等狀態(tài)下,使用條件惡劣,因此,它是整個控制系統(tǒng)的薄弱環(huán)節(jié)。 2、執(zhí)行器結構與工作原理 3、執(zhí)行器種類二、QSTP智能電動調節(jié)閥簡介 2、執(zhí)行機構的結構組成   圖示是一個一體化的直行程電動執(zhí)行機構。它由相互隔離的電氣部分和齒輪傳動部分組成,電機作為連接兩個隔離部分的中間部件。電機按控制要求輸出轉矩,通過多級正齒輪傳遞到梯形絲桿上,梯形絲桿通過螺紋變換轉矩為推力。輸出軸止動環(huán)上連有一個旗桿,旗桿隨輸出軸同步運行,通過與旗桿連接的齒條板將輸出軸位移轉換成電信號,提供給智能控制板作為比較信號和閥位反饋輸出。

    標簽: 智能電動 調節(jié)閥

    上傳時間: 2013-10-24

    上傳用戶:wyc199288

主站蜘蛛池模板: 花莲市| 临桂县| 德清县| 北川| 德惠市| 湖口县| 怀安县| 阳泉市| 岐山县| 修水县| 同德县| 中阳县| 行唐县| 惠州市| 都兰县| 海城市| 沈丘县| 恩施市| 桑植县| 西充县| 福清市| 泰兴市| 沛县| 沙雅县| 淮滨县| 安泽县| 乌拉特中旗| 西乌珠穆沁旗| 光泽县| 梨树县| 渑池县| 漾濞| 东平县| 炉霍县| 阿克| 韶山市| 博白县| 永仁县| 三台县| 巴中市| 康平县|