論述了AD574逐次逼近型12位模數(shù)轉(zhuǎn)換器的原理、應(yīng)用以及與單片機(jī)所構(gòu)成的數(shù)據(jù)采集系統(tǒng),分析了系統(tǒng)的硬件、軟件結(jié)構(gòu)和具體操作,給出了AD574與AT89C51單片機(jī)的接口線路圖.
標(biāo)簽： 574 AD 數(shù)據(jù)采集 中的應(yīng)用
上傳時(shí)間： 2013-05-23
上傳用戶：ca05991270
圖像采集和處理技術(shù)在機(jī)器視覺(jué)和圖像分析等諸多領(lǐng)域應(yīng)用十分廣泛，大部分情況下，采集卡只需將前端相機(jī)捕獲的圖像信息正確地傳回計(jì)算機(jī)即可。但是在要求較高的應(yīng)用場(chǎng)合需要采集卡能準(zhǔn)確控制外部光源和相機(jī)，完成圖像采集，預(yù)處理，數(shù)據(jù)傳輸。只有這樣，用戶才可以根據(jù)不同的興趣和需求對(duì)特定的某些圖像進(jìn)行采集、傳輸以及處理，以達(dá)到某種分析目的。 本文根據(jù)國(guó)家985二期項(xiàng)目“三維粒子圖像測(cè)速系統(tǒng)”的圖像采集與處理需要，設(shè)計(jì)開(kāi)發(fā)了一款以FPGA為核心控制芯片的嵌入式圖像采集卡。采集卡以FPGA為邏輯和算法實(shí)現(xiàn)的核心器件，不僅實(shí)現(xiàn)了傳統(tǒng)意義上的圖像采集，而且實(shí)現(xiàn)了CCD相機(jī)控制和激光器同步曝光功能，打破了以往單純靠增加硬件設(shè)備實(shí)現(xiàn)同步控制的方法，簡(jiǎn)化了系統(tǒng)硬件結(jié)構(gòu)并節(jié)約系統(tǒng)成本。此外，在系統(tǒng)中嵌入了圖像增強(qiáng)算法和采用PCI接口與計(jì)算機(jī)連接滿足了高速采集的要求。同時(shí)，采用市場(chǎng)上廣泛應(yīng)用的Camera Link作為采集卡的圖像輸入接口，提高了系統(tǒng)的通用性、傳輸速率和抗干擾能力，簡(jiǎn)化圖像獲取設(shè)備和模擬攝像頭之間需要視頻解碼等連接。具有嵌入式處理功能，光源同步和相機(jī)控制的采集卡將使機(jī)器視覺(jué)系統(tǒng)，圖像測(cè)速等諸多領(lǐng)域的圖像采集應(yīng)用變得更為便捷。 論文首先對(duì)圖像采集卡系統(tǒng)的組成、整體方案和可行性進(jìn)行了論證。然后給出了圖像采集卡的硬件設(shè)計(jì)。在此部分結(jié)合整體設(shè)計(jì)方案，討論芯片的選型問(wèn)題。根據(jù)所選芯片的本身特點(diǎn)，分模塊地對(duì)圖像采集卡的硬件設(shè)計(jì)原理進(jìn)行了詳細(xì)的闡述。接下來(lái)是圖像采集卡的軟件設(shè)計(jì)部分。用VHDL和原理圖結(jié)合的方法對(duì)FPGA進(jìn)行編程，實(shí)現(xiàn)了圖像采集系統(tǒng)的各個(gè)功能模塊。根據(jù)圖像采集系統(tǒng)的要求用DriverWorks軟件設(shè)計(jì)了圖像采集卡的WDM底層驅(qū)動(dòng)程序和上層應(yīng)用程序。最后是用FPGA實(shí)現(xiàn)了帶修改參數(shù)的硬件嵌入式圖像處理算法——圖像增強(qiáng)。論文中使用QUARTUS軟件嵌入的邏輯分析儀SignalTap對(duì)FPGA設(shè)計(jì)的模塊進(jìn)行了硬件調(diào)試，給出了調(diào)試的時(shí)序圖和調(diào)試結(jié)果，經(jīng)測(cè)試分析該采集卡滿足“三維粒子圖像測(cè)速系統(tǒng)”的要求，達(dá)到了預(yù)期目標(biāo)。
上傳時(shí)間： 2013-04-24
上傳用戶：cazjing
提出通過(guò)對(duì)分塊圖像的DCT 系數(shù)進(jìn)行動(dòng)態(tài)范圍壓縮來(lái)改進(jìn)傳統(tǒng)的基于DCT 變換的圖像自嵌入水印算法，并結(jié)合灰度變換函數(shù)與JPEG 標(biāo)準(zhǔn)量化表重新設(shè)計(jì)了DCT 系數(shù)碼長(zhǎng)分配表，大幅度提升了量化過(guò)程保留的圖
上傳時(shí)間： 2013-07-28
上傳用戶：小鵬
主要講述靜電放電、射頻輻射電磁場(chǎng)、電快速瞬變脈 沖群、雷擊浪涌、由射頻場(chǎng)引起的傳導(dǎo)干擾、工頻磁場(chǎng)、 電壓跌落和衰減振蕩波等八項(xiàng)抗擾度試驗(yàn)，其中前七項(xiàng)試 驗(yàn)在通用抗擾度標(biāo)準(zhǔn)中已經(jīng)見(jiàn)到；后一項(xiàng)試驗(yàn)（衰減振蕩 波抗擾度試驗(yàn)）則在電力系統(tǒng)設(shè)備的抗擾度試驗(yàn)中經(jīng)常可 以見(jiàn)到。考慮到國(guó)內(nèi)在引進(jìn)生產(chǎn)家用電器的企業(yè)中經(jīng)常采 用的高頻噪聲模擬器，本章予以補(bǔ)充介紹。此外，汽車(chē)工 業(yè)在我國(guó)的迅速發(fā)展，拉動(dòng)了與之配套的汽車(chē)電子與電器 行業(yè)的迅速發(fā)展。對(duì)后者的質(zhì)量控制與檢測(cè)問(wèn)題便成為業(yè) 內(nèi)人士所關(guān)注的一個(gè)熱點(diǎn)。
標(biāo)簽： 抗擾度 標(biāo)準(zhǔn) 測(cè)試方法
上傳時(shí)間： 2013-05-24
上傳用戶：fxf126@126.com
數(shù)字信號(hào)處理是信息科學(xué)中近幾十年來(lái)發(fā)展最為迅速的學(xué)科之一。常用的實(shí)現(xiàn)高速數(shù)字信號(hào)處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實(shí)現(xiàn)能力強(qiáng)、速度快、設(shè)計(jì)靈活性好等眾多優(yōu)點(diǎn)，尤其在并行信號(hào)處理能力方面比DSP更具優(yōu)勢(shì)。在信號(hào)處理領(lǐng)域，經(jīng)常需要對(duì)多路信號(hào)進(jìn)行采集和實(shí)時(shí)處理，為解決這一問(wèn)題，本文設(shè)計(jì)了基于FPGA的數(shù)據(jù)采集和處理系統(tǒng)。 本文首先介紹數(shù)字信號(hào)處理系統(tǒng)的組成和數(shù)字信號(hào)處理的優(yōu)點(diǎn)，然后通過(guò)FFT算法的比較選擇和硬件實(shí)現(xiàn)方案的比較選擇，進(jìn)行總體方案的設(shè)計(jì)。在硬件方面，特別討論了信號(hào)調(diào)理模塊、模數(shù)轉(zhuǎn)換模塊、FPGA芯片配置等功能模塊的設(shè)計(jì)方案和硬件電路實(shí)現(xiàn)方法。信號(hào)處理單元的設(shè)計(jì)以Xilinx ISE為軟件平臺(tái)，采用VHDL和IP核的方法，設(shè)計(jì)了時(shí)鐘產(chǎn)生模塊、數(shù)據(jù)滑動(dòng)模塊、FFT運(yùn)算模塊、求模運(yùn)算模塊、信號(hào)控制模塊，完成信號(hào)處理單元的設(shè)計(jì)，并采用ModelSim仿真工具進(jìn)行相關(guān)的時(shí)序仿真。最后利用MATLAB對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證，達(dá)到技術(shù)指標(biāo)要求。
標(biāo)簽： 同步數(shù)據(jù)采集 處理系統(tǒng)
上傳時(shí)間： 2013-07-07
上傳用戶：小火車(chē)?yán)怖怖?/p>
人體血液成份的無(wú)創(chuàng)檢測(cè)是生物醫(yī)學(xué)領(lǐng)域尚未攻克的前沿課題之一，動(dòng)態(tài)光譜法在理論上克服了其它檢測(cè)方法難以逾越的障礙——個(gè)體差異和測(cè)量條件對(duì)檢測(cè)結(jié)果的影響。實(shí)現(xiàn)動(dòng)態(tài)光譜檢測(cè)，其關(guān)鍵在于采集多波長(zhǎng)的光電容積脈搏波信號(hào)，并對(duì)其進(jìn)行處理。針對(duì)動(dòng)態(tài)光譜檢測(cè)中信號(hào)微弱、信噪比低、處理數(shù)據(jù)量大的特點(diǎn)，本文設(shè)計(jì)了基于FPGA和面陣CCD攝像頭的動(dòng)態(tài)光譜數(shù)據(jù)采集與預(yù)處理系統(tǒng)，提高檢測(cè)精度，采集出滿足動(dòng)態(tài)光譜信號(hào)提取要求的光電脈搏波；并對(duì)動(dòng)態(tài)光譜頻域提取法的核心算法FFT的FPGA實(shí)現(xiàn)進(jìn)行研究。 課題提出用高靈敏度的面陣CCD攝像頭替代常規(guī)光柵光譜儀中的光電接收器，實(shí)現(xiàn)對(duì)多波長(zhǎng)的光電容積脈搏波的檢測(cè)。結(jié)合面陣CCD的二維圖像特點(diǎn)，采用信號(hào)累加法去除噪聲，提高信號(hào)的信噪比。 創(chuàng)新性的提出一種不同于以往的信號(hào)累加方法——將處于同一行的視頻信號(hào)在采樣過(guò)程中直接累加，然后再進(jìn)行傳輸和存儲(chǔ)。不同于幀累加和異行累加，這種同行累加方式不但大大的提高了信號(hào)的信噪比，同時(shí)減小了數(shù)據(jù)的傳輸速度和傳輸量，降低了對(duì)存儲(chǔ)器容量的要求，改善了動(dòng)態(tài)光譜信號(hào)檢測(cè)系統(tǒng)的性能。 針對(duì)面陣CCD攝像頭輸出的復(fù)合視頻信號(hào)的特點(diǎn)，設(shè)計(jì)視頻信號(hào)解調(diào)電路，得到高速、高精度的數(shù)字視頻信號(hào)和準(zhǔn)確的視頻同步信號(hào)，用于后續(xù)的視頻信號(hào)采集與處理。 根據(jù)動(dòng)態(tài)光譜信號(hào)檢測(cè)和視頻信號(hào)采集的要求，選擇可編程邏輯器件FPGA作為硬件平臺(tái)，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA和面陣CCD攝像頭的光電脈搏波采集與預(yù)處理系統(tǒng)。該系統(tǒng)實(shí)現(xiàn)了視頻信號(hào)的精確定位，通過(guò)光譜信號(hào)的高速同行累加，實(shí)現(xiàn)了光電脈搏波信號(hào)的高精度檢測(cè)。系統(tǒng)采用基于FPGA的Nios II嵌入式處理器系統(tǒng)，通過(guò)對(duì)其應(yīng)用程序的開(kāi)發(fā)，可靠的實(shí)現(xiàn)了數(shù)據(jù)的采集、傳輸和存儲(chǔ)，提高了系統(tǒng)的集成度，降低了開(kāi)發(fā)成本。 為實(shí)現(xiàn)動(dòng)態(tài)光譜信號(hào)的頻域提取，研究了基于FPGA的FFT實(shí)現(xiàn)方案，對(duì)各關(guān)鍵模塊進(jìn)行設(shè)計(jì)，為動(dòng)態(tài)光譜信號(hào)的進(jìn)一步處理打下良好的基礎(chǔ)。 最后，通過(guò)實(shí)驗(yàn)證明了系統(tǒng)數(shù)據(jù)采集的正確性和信號(hào)預(yù)處理的可行性，得到了符合動(dòng)態(tài)光譜信號(hào)提取要求的脈搏波信號(hào)。
標(biāo)簽： 動(dòng)態(tài) 光譜數(shù)據(jù)采集 預(yù)處理
上傳時(shí)間： 2013-04-24
上傳用戶：cknck
數(shù)據(jù)采集系統(tǒng)是信號(hào)與信息處理系統(tǒng)中不可缺少的重要組成部分，同時(shí)也是軟件無(wú)線電系統(tǒng)中的核心模塊，在現(xiàn)代雷達(dá)系統(tǒng)以及無(wú)線基站系統(tǒng)中的應(yīng)用越來(lái)越廣泛。為了能夠滿足目前對(duì)軟件無(wú)線電接收機(jī)自適應(yīng)性及靈活性的要求，并充分體現(xiàn)在高性能FPGA平臺(tái)上設(shè)計(jì)SOC系統(tǒng)的思路，本文提出了由高速高精度A/D轉(zhuǎn)換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案及實(shí)現(xiàn)方法。其中FPGA作為本系統(tǒng)的控制核心和傳輸橋梁，發(fā)揮了極其重要的作用。通過(guò)FPGA不僅完成了系統(tǒng)中全部數(shù)字電路部分的設(shè)計(jì)，并且使系統(tǒng)具有了較高的可適應(yīng)性、可擴(kuò)展性和可調(diào)試性。 在時(shí)序數(shù)字邏輯設(shè)計(jì)上，充分利用FPGA中豐富的時(shí)序資源，如鎖相環(huán)PLL、觸發(fā)器，緩沖器FIFO、計(jì)數(shù)器等，能夠方便的完成對(duì)系統(tǒng)輸入輸出時(shí)鐘的精確控制以及根據(jù)系統(tǒng)需要對(duì)各處時(shí)序延時(shí)進(jìn)行修正。 在存儲(chǔ)器設(shè)計(jì)上，采用FPGA片內(nèi)存儲(chǔ)器。可根據(jù)系統(tǒng)需要隨時(shí)進(jìn)行設(shè)置，并且能夠方便的完成數(shù)據(jù)格式的合并、拆分以及數(shù)據(jù)傳輸率的調(diào)整。 在傳輸接口設(shè)計(jì)上，采用并行接口和PCI總線接口的兩種數(shù)據(jù)傳輸模式。通過(guò)FPGA中的宏功能模塊和IP資源實(shí)現(xiàn)了對(duì)這兩種接口的邏輯控制，可使系統(tǒng)方便的在兩種傳輸模式下進(jìn)行切換。 在系統(tǒng)工作過(guò)程控制上，通過(guò)VB程序編寫(xiě)了應(yīng)用于PC端的上層控制軟件。并通過(guò)并行接口實(shí)現(xiàn)了PC和FPGA之間的交互，從而能夠方便的在PC機(jī)上完成對(duì)系統(tǒng)工作過(guò)程的控制和工作模式的選擇。 在系統(tǒng)調(diào)試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實(shí)時(shí)準(zhǔn)確的驗(yàn)證了在系統(tǒng)整個(gè)傳輸過(guò)程中數(shù)據(jù)的正確性和時(shí)序性，并極大的降低了用常規(guī)儀器觀測(cè)FPGA中眾多待測(cè)引腳的難度。 本文第四章針對(duì)FPGA中各功能模塊的邏輯設(shè)計(jì)進(jìn)行了詳細(xì)分析，并對(duì)每個(gè)模塊都給出了精確的仿真結(jié)果。同時(shí)，文中還在其它章節(jié)詳細(xì)介紹了系統(tǒng)的硬件電路設(shè)計(jì)、并行接口設(shè)計(jì)、PCI接口設(shè)計(jì)、PC端控制軟件設(shè)計(jì)以及用于調(diào)試過(guò)程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對(duì)系統(tǒng)的仿真結(jié)果和測(cè)試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計(jì)圖、實(shí)物圖及注釋詳細(xì)的相關(guān)源程序清單。
標(biāo)簽： FPGA 控制 高速數(shù)據(jù) 采集系統(tǒng)
上傳時(shí)間： 2013-06-09
上傳用戶：lh25584
數(shù)據(jù)采集處理技術(shù)是現(xiàn)代信號(hào)處理的基礎(chǔ)，廣泛應(yīng)用于雷達(dá)、聲納、軟件無(wú)線電、瞬態(tài)信號(hào)測(cè)試等領(lǐng)域。隨著信息科學(xué)的飛速發(fā)展，人們面臨的信號(hào)處理任務(wù)越來(lái)越繁重，對(duì)數(shù)據(jù)采集處理系統(tǒng)的要求也越來(lái)越高。近年來(lái)FPGA由于其設(shè)計(jì)靈活性、更強(qiáng)的適應(yīng)性及可重構(gòu)性，結(jié)合SDRAM的高速、大容量、價(jià)格優(yōu)勢(shì)，在設(shè)計(jì)高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)時(shí)受到了廣泛的關(guān)注。 本課題重點(diǎn)研究了基于FPGA與DDR2-SDRAM的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)技術(shù)，為需要大容量存儲(chǔ)器的系統(tǒng)設(shè)計(jì)提供了新的思路。在深入研究了DDR2-SDRAM器件的基本構(gòu)造與工作原理的基礎(chǔ)上，結(jié)合成熟的商業(yè)化IP核，提出了基于FPGA與DDR2-SDRAM的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案，并從總體設(shè)計(jì)構(gòu)想到各邏輯細(xì)節(jié)實(shí)現(xiàn)都進(jìn)行了詳細(xì)描述。根據(jù)DDR2-SDRAM的特點(diǎn)，選擇合適的內(nèi)存調(diào)度方案，采用Verilog HDL語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)了該高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)，并對(duì)系統(tǒng)功能進(jìn)行驗(yàn)證與分析，結(jié)果表明本設(shè)計(jì)完全能夠滿足系統(tǒng)的性能指標(biāo)。
標(biāo)簽： 高速實(shí)時(shí)數(shù) 采集系統(tǒng)
上傳時(shí)間： 2013-06-24
上傳用戶：lansedeyuntkn
數(shù)據(jù)采集系統(tǒng)是將傳感器輸出的模擬信號(hào)進(jìn)行采集，轉(zhuǎn)換成數(shù)字信號(hào)，然后送入計(jì)算機(jī)進(jìn)行處理，并按需要的形式輸出處理結(jié)果的系統(tǒng)。隨著計(jì)算機(jī)技術(shù)和電子信息技術(shù)的高速發(fā)展，數(shù)據(jù)采集結(jié)合先進(jìn)的電子技術(shù)，已經(jīng)能利用軟件來(lái)處理大量測(cè)量數(shù)據(jù)。近年來(lái)，對(duì)于數(shù)據(jù)采集系統(tǒng)的要求與日俱增，數(shù)據(jù)采集系統(tǒng)有著非常良好的應(yīng)用前景。如今的數(shù)據(jù)采集技術(shù)已滲透到分析儀器、醫(yī)療器械、雷達(dá)、通訊、等技術(shù)領(lǐng)域。 本論文在研究了USB總線技術(shù)的基礎(chǔ)上，詳細(xì)介紹了一個(gè)基于USB和FPFA技術(shù)的數(shù)據(jù)采集系統(tǒng)，包括硬件設(shè)計(jì)、固件設(shè)計(jì)、設(shè)備驅(qū)動(dòng)程序設(shè)計(jì)和主機(jī)應(yīng)用程序設(shè)計(jì)。在硬件設(shè)計(jì)部分，本文先介紹了數(shù)據(jù)采集芯片、FPGA以及USB2.0接口芯片F(xiàn)X2 CY7C68013的性能和特點(diǎn)，然后給出了具體的硬件設(shè)計(jì)方案；在固件設(shè)計(jì)部分，本文先介紹了FX2的固件架構(gòu)，隨后詳細(xì)地介紹了CY7C68013GPIF接口模式的固件設(shè)計(jì)；在驅(qū)動(dòng)程序開(kāi)發(fā)部分，先引入了WDM驅(qū)動(dòng)程序開(kāi)發(fā)模型，然后介紹了本數(shù)據(jù)采集系統(tǒng)的USB設(shè)備驅(qū)動(dòng)程序的設(shè)計(jì)；最后結(jié)合驅(qū)動(dòng)程序完成了基于虛擬儀器LabVIEW的主機(jī)應(yīng)用程序。
標(biāo)簽： 性能 數(shù)據(jù)采集 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-16
上傳用戶：zjt20011220
多功能車(chē)輛總線一類(lèi)設(shè)備是一個(gè)在列車(chē)通信網(wǎng)(TCN，TrainCommunication Network)中普遍使用的網(wǎng)絡(luò)接口單元。目前我國(guó)的新式列車(chē)大多采用列車(chē)通信網(wǎng)傳輸列車(chē)中大量的控制和服務(wù)信息。但使用的列車(chē)通信網(wǎng)產(chǎn)品主要為國(guó)外進(jìn)口，因此迫切需要研制具有自主知識(shí)產(chǎn)權(quán)的列車(chē)通信網(wǎng)產(chǎn)品。 論文以一類(lèi)設(shè)備控制器的設(shè)計(jì)為核心，采取自頂向下的模塊設(shè)計(jì)方法。將設(shè)備控制器分為同步層和數(shù)據(jù)處理層來(lái)分別實(shí)現(xiàn)對(duì)幀的發(fā)送與接收處理和對(duì)幀數(shù)據(jù)的提取與存儲(chǔ)處理。 同步層包含幀的識(shí)別模塊、曼徹斯特譯碼模塊、曼徹斯特編碼與幀封裝三個(gè)模塊。幀識(shí)別模塊檢測(cè)幀的起始位并對(duì)幀類(lèi)型進(jìn)行判斷。譯碼模塊根據(jù)采集的樣本值來(lái)判斷曼徹斯特編碼的值，采樣的難點(diǎn)在于非理想信號(hào)帶來(lái)的采樣誤差，論文使用結(jié)合位同步的多點(diǎn)采樣法來(lái)提高采樣質(zhì)量。幀分界符中的非數(shù)據(jù)符不需要進(jìn)行曼徹斯特編碼，編碼時(shí)在非數(shù)據(jù)符位關(guān)閉編碼電路使非數(shù)據(jù)符保持原來(lái)的編碼輸出。 數(shù)據(jù)處理層以主控單元(MCU，Main Control Unit)和通信存儲(chǔ)器為設(shè)計(jì)核心。MCU是控制器的核心，對(duì)接收的主幀進(jìn)行分析，判斷是從通信存儲(chǔ)器相應(yīng)端口取出應(yīng)答從幀并發(fā)送，還是準(zhǔn)備接收從幀并存入通信存儲(chǔ)器。通信存儲(chǔ)器存儲(chǔ)設(shè)備的通信數(shù)據(jù)，合適的地址分配能簡(jiǎn)化MCU的控制程序，論文固定了通信存儲(chǔ)器端口大小使MCU可以根據(jù)一個(gè)固定的公式進(jìn)行端口的遍歷從而簡(jiǎn)化了MCU程序的復(fù)雜度。數(shù)據(jù)在傳輸中由于受到干擾和沖突等問(wèn)題而出現(xiàn)錯(cuò)誤，論文采用循環(huán)冗余檢驗(yàn)碼結(jié)合偶檢驗(yàn)擴(kuò)展來(lái)對(duì)傳輸數(shù)據(jù)進(jìn)行差錯(cuò)控制。 最后，使用FPGA和硬件描述語(yǔ)言Verilog HDL開(kāi)發(fā)出了MVB一類(lèi)設(shè)備。目前該一類(lèi)設(shè)備已運(yùn)用在SS4G電力機(jī)車(chē)的制動(dòng)控制單元(BCU．Brake Control Unit)中并在鐵道科學(xué)研究院通過(guò)了TCN通信測(cè)試。一類(lèi)設(shè)備的成功研制為列車(chē)通信網(wǎng)中總線管理器等高類(lèi)設(shè)備的開(kāi)發(fā)奠定了堅(jiān)實(shí)的基礎(chǔ)。
上傳時(shí)間： 2013-07-27
上傳用戶：qazxsw
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
