頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域,目前,常用的頻率合成技術(shù)有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法,是頻率合成的一次革命。全數(shù)字化的DDS技術(shù)由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點(diǎn)而成為現(xiàn)代頻率合成技術(shù)中的佼佼者。隨著數(shù)字集成電路、微電子技術(shù)和EDA技術(shù)的深入研究,DDS技術(shù)得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號(hào)通過(guò)D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表,然后通過(guò)高速D/A轉(zhuǎn)換產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其它任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括以下三個(gè)部分:相位累加器可以時(shí)鐘的控制下完成相位的累加;相位一幅度碼轉(zhuǎn)換電路一般由ROM實(shí)現(xiàn);D/A轉(zhuǎn)換電路,將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快,在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用FPGA來(lái)實(shí)現(xiàn)一個(gè)DDS系統(tǒng),該DDS系統(tǒng)的硬件結(jié)構(gòu)是以FPGA為核心實(shí)現(xiàn)的,使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發(fā)展,闡述了基于FPGA實(shí)現(xiàn)DDS技術(shù)的意義;然后介紹了DDS的基本理論;接著介紹了FPGA的基礎(chǔ)知識(shí)如結(jié)構(gòu)特點(diǎn)、開(kāi)發(fā)流程、使用工具等;隨后介紹了利用FPGA實(shí)現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)、優(yōu)化方法等。重點(diǎn)介紹DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法,給出了部分VHDL源程序。采用該方法設(shè)計(jì)的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專用DDS芯片,具有高性能、高性價(jià)比,電路結(jié)構(gòu)簡(jiǎn)單等特點(diǎn);接著對(duì)輸出信號(hào)頻譜進(jìn)行了分析,特別是對(duì)信號(hào)的相位截?cái)嗾`差和幅度量化誤差進(jìn)行了詳細(xì)的討論,由此得出了改善系統(tǒng)性能的幾種方法;最后給出硬件實(shí)物照片和測(cè)試結(jié)果,并對(duì)此作了一定的分析。
上傳時(shí)間: 2013-04-24
上傳用戶:yx007699
對(duì)弓網(wǎng)故障的檢測(cè)在列車提速的今天顯得尤其重要,原始故障圖像數(shù)據(jù)量的巨大使實(shí)時(shí)存儲(chǔ)和傳輸故障圖像極其困難。JPEG作為一種低復(fù)雜度、高壓縮比的圖像壓縮標(biāo)準(zhǔn)在多媒體、網(wǎng)絡(luò)傳輸?shù)阮I(lǐng)域得到廣泛的應(yīng)用。和相同圖像質(zhì)量的其它常用文件格式(如GIF,TIFF,PCX)相比,JPEG是目前靜態(tài)圖像中壓縮比最高的。 FPGA以其設(shè)計(jì)靈活、高速的卓越特性,逐漸成為許多應(yīng)用中首先器件,尤其是與Verilog和VHDL等語(yǔ)言的結(jié)合,大大變革了電子系統(tǒng)的設(shè)計(jì)方法,加速了系統(tǒng)的設(shè)計(jì)進(jìn)程。 本文旨在研究并實(shí)現(xiàn)一種實(shí)時(shí)采集并對(duì)特定幀進(jìn)行壓縮傳輸?shù)姆椒āMㄟ^(guò)采用可編程邏輯器件FPGA來(lái)實(shí)現(xiàn)整個(gè)采集、顯示、壓縮和傳輸,使系統(tǒng)具有可定制、高速度等優(yōu)點(diǎn)。 本文首先介紹了開(kāi)發(fā)硬件可編程邏輯門陣列FPGA及其開(kāi)發(fā)語(yǔ)言Veridlog,并介紹了FPGA的設(shè)計(jì)方法及開(kāi)發(fā)流程;接著介紹了PAL制視頻采集的相關(guān)知識(shí)及設(shè)計(jì),其中主要包括基于I2C總線的模擬視頻解碼控制、視頻的數(shù)字化ITU-R BT.601標(biāo)準(zhǔn)介紹及視頻同步信號(hào)的獲取、基于SDRAM的視頻幀存儲(chǔ)、VGA顯示控制設(shè)計(jì);隨后介紹了JPEG標(biāo)準(zhǔn),并根據(jù)故障檢測(cè)的特點(diǎn),設(shè)計(jì)了針對(duì)灰度圖像壓縮的JPEG編碼器,設(shè)計(jì)中先分別對(duì)組成JPEG編碼器的二維DCT變換模塊、量化模塊、Z字掃描模塊、變換直流系數(shù)的差分脈沖編碼模塊、交流系數(shù)的游程編碼模塊、哈夫曼編碼模塊及打包模塊進(jìn)行了仿真測(cè)試,然后再對(duì)整個(gè)JPEG編碼器進(jìn)行了測(cè)試;最后設(shè)計(jì)了單幀視頻的SRAM緩存,并將緩存的源圖像采用本文設(shè)計(jì)的JPEG編碼器進(jìn)行壓縮,再設(shè)計(jì)一個(gè)僅包含發(fā)送功能的UART 將壓縮后的碼流傳輸?shù)絇C機(jī),在PC機(jī)上通過(guò)將接收的碼流以ASCⅡ碼的形式還原為采集圖片。 本文實(shí)現(xiàn)了整個(gè)采集壓縮系統(tǒng),同時(shí)也進(jìn)一步驗(yàn)證了本文設(shè)計(jì)的灰度圖像JPEG編碼器的正確性。相信本文無(wú)論是對(duì)弓網(wǎng)故障的圖像檢測(cè),還是對(duì)于JPEG編碼器的芯片設(shè)計(jì)都有一定的參考價(jià)值。
標(biāo)簽: FPGA JPEG 壓縮系統(tǒng)
上傳時(shí)間: 2013-04-24
上傳用戶:cuiqiang
信號(hào)發(fā)生器是控制系統(tǒng)的重要組成部分。研制出較高精度、可靠性、可調(diào)參數(shù)的數(shù)字量信號(hào)發(fā)生器,對(duì)于促進(jìn)我國(guó)航空、航天、國(guó)防以及工業(yè)自動(dòng)化等領(lǐng)域的發(fā)展均有重要意義。本文以直接頻率合成和偽隨機(jī)碼的設(shè)計(jì)與實(shí)現(xiàn)為中心,對(duì)擴(kuò)頻通信的基本理論、信號(hào)源的結(jié)構(gòu)、載波調(diào)制等問(wèn)題進(jìn)行了深入的分析和研究,并給出了模塊的硬件實(shí)現(xiàn)方案。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快,在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。論文介紹了FPGA技術(shù)的發(fā)展和應(yīng)用,包括VHDL語(yǔ)言的基本語(yǔ)法結(jié)構(gòu)和FPGA器件的開(kāi)發(fā)設(shè)計(jì)流程等等。詳細(xì)地分析了各類頻率合成器的基礎(chǔ)上提出采用直接數(shù)字式頻率合成原理(DDS)實(shí)現(xiàn)低相位噪聲、高分辨率、高精度和高穩(wěn)定度的信號(hào)源。研究了測(cè)距偽隨機(jī)碼的原理,確定選用移位序列作為系統(tǒng)的擴(kuò)頻碼序列,并選取了符合本系統(tǒng)使用的移位序列擴(kuò)頻碼。分別給出并分析了相應(yīng)的FPGA硬件實(shí)現(xiàn)電路。 對(duì)于載波調(diào)制這一關(guān)鍵技術(shù),提出了采用二進(jìn)制相移鍵控相位選擇法并相應(yīng)作了硬件實(shí)現(xiàn)。最后給出具體設(shè)計(jì)實(shí)現(xiàn)了的信號(hào)發(fā)生器的輸出波形。經(jīng)實(shí)驗(yàn)室測(cè)試,設(shè)計(jì)的信號(hào)發(fā)生器滿足要求,且結(jié)構(gòu)簡(jiǎn)單、工作可靠、重量輕、體積小,具有良好的應(yīng)用前景。
標(biāo)簽: FPGA 擴(kuò)頻 模擬信號(hào)源
上傳時(shí)間: 2013-04-24
上傳用戶:qweqweqwe
目前,數(shù)字信號(hào)處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語(yǔ)音與圖像處理等領(lǐng)域,信號(hào)處理算法理論己趨于成熟,但其具體硬件實(shí)現(xiàn)方法卻值得探討。FPGA是近年來(lái)廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件,由于其具有高集成度、高速、可編程等優(yōu)點(diǎn),大大推動(dòng)了數(shù)字系統(tǒng)設(shè)計(jì)的單片化、自動(dòng)化,縮短了單片數(shù)字系統(tǒng)的設(shè)計(jì)周期、提高了設(shè)計(jì)的靈活性和可靠性,在超高速信號(hào)處理和實(shí)時(shí)測(cè)控方面有非常廣泛的應(yīng)用。本文對(duì)FPGA的數(shù)據(jù)采集與處理技術(shù)進(jìn)行研究,基于FPGA在數(shù)據(jù)采樣控制和信號(hào)處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點(diǎn),把FPGA作為整個(gè)數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究?jī)?nèi)容如下: FPGA的單片系統(tǒng)研究。針對(duì)數(shù)據(jù)采集與處理,對(duì)FPGA進(jìn)行選型,設(shè)計(jì)了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個(gè)控制系統(tǒng)分為三個(gè)部分:多通道采樣控制模塊,數(shù)據(jù)處理模塊,存儲(chǔ)控制模塊。 多通道采樣控制模塊的設(shè)計(jì)。利用4片AD7506和一片AD7862對(duì)64路模擬量進(jìn)行周期采樣,分別設(shè)計(jì)了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊,并進(jìn)行了仿真,完成了基于FPGA的多通道采樣控制。 數(shù)據(jù)處理模塊的設(shè)計(jì)。FFT算法在數(shù)字信號(hào)處理中占有重要的地位,因此本文研究了FFT的硬件實(shí)現(xiàn)結(jié)構(gòu),提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想,給出了總體實(shí)現(xiàn)框圖。分別設(shè)計(jì)了旋轉(zhuǎn)因子復(fù)數(shù)乘法器,碟形運(yùn)算單元,存儲(chǔ)器,控制器,并分別進(jìn)行了仿真。重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器,從而提高了蝶形處理器的運(yùn)算速度,降低了運(yùn)算復(fù)雜度。理論分析和仿真結(jié)果表明,狀態(tài)機(jī)控制器成功地對(duì)各個(gè)模塊進(jìn)行了有序、協(xié)調(diào)的控制。 存儲(chǔ)控制模塊的設(shè)計(jì)。利用閃存芯片K9K1G08UOA對(duì)采集處理后的數(shù)據(jù)進(jìn)行存儲(chǔ),設(shè)計(jì)了FPGA與閃存的硬件連接,設(shè)計(jì)了存儲(chǔ)控制模塊。 本文對(duì)FFT算法的硬件實(shí)現(xiàn)進(jìn)行了研究,結(jié)合單片系統(tǒng)的特點(diǎn),把整個(gè)系統(tǒng)分為多通道采樣控制模塊,數(shù)據(jù)處理模塊,存儲(chǔ)控制模塊進(jìn)行設(shè)計(jì)和仿真。設(shè)計(jì)采用VHDL編寫程序的源代碼。仿真測(cè)試結(jié)果表明,此FPGA單片系統(tǒng)可完成對(duì)實(shí)時(shí)信號(hào)的高速采集與處理。
標(biāo)簽: FPGA 數(shù)據(jù)采集 處理技術(shù)
上傳時(shí)間: 2013-07-06
上傳用戶:eclipse
主要講述靜電放電、射頻輻射電磁場(chǎng)、電快速瞬變脈 沖群、雷擊浪涌、由射頻場(chǎng)引起的傳導(dǎo)干擾、工頻磁場(chǎng)、 電壓跌落和衰減振蕩波等八項(xiàng)抗擾度試驗(yàn),其中前七項(xiàng)試 驗(yàn)在通用抗擾度標(biāo)準(zhǔn)中已經(jīng)見(jiàn)到;后一項(xiàng)試驗(yàn)(衰減振蕩 波抗擾度試驗(yàn))則在電力系統(tǒng)設(shè)備的抗擾度試驗(yàn)中經(jīng)常可 以見(jiàn)到。考慮到國(guó)內(nèi)在引進(jìn)生產(chǎn)家用電器的企業(yè)中經(jīng)常采 用的高頻噪聲模擬器,本章予以補(bǔ)充介紹。此外,汽車工 業(yè)在我國(guó)的迅速發(fā)展,拉動(dòng)了與之配套的汽車電子與電器 行業(yè)的迅速發(fā)展。對(duì)后者的質(zhì)量控制與檢測(cè)問(wèn)題便成為業(yè) 內(nèi)人士所關(guān)注的一個(gè)熱點(diǎn)。
標(biāo)簽: 抗擾度 標(biāo)準(zhǔn) 測(cè)試方法
上傳時(shí)間: 2013-05-24
上傳用戶:fxf126@126.com
紋理映射在計(jì)算機(jī)圖形計(jì)算中屬于光柵化階段,處理的是像素,主要的特點(diǎn)是數(shù)據(jù)的吞吐量大,對(duì)實(shí)時(shí)系統(tǒng)來(lái)說(shuō)轉(zhuǎn)換的速度是一個(gè)關(guān)鍵的因素,人們尋求各種加速算法來(lái)提高運(yùn)算速度。傳統(tǒng)的方法是用更快的處理器,并行算法或?qū)S糜布kS著數(shù)字技術(shù)的發(fā)展,尤其是可編程邏輯門陣列(FPGAs)的發(fā)展,提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發(fā)展,當(dāng)前的FPGA芯片已經(jīng)能夠運(yùn)算各種圖形算法,而在速度上與專用的圖形卡硬件相同。因此,F(xiàn)PGA芯片非常適合這項(xiàng)工作。 本文主要工作包括以下幾個(gè)方面: 1、本文提出了一種MIPmapping紋理映射優(yōu)化方法,改進(jìn)了MIPmapping映射細(xì)化層次算法及紋理圖像的存儲(chǔ)方式,減少紋理尋址的計(jì)算量,提高紋理存儲(chǔ)的相關(guān)性。詳細(xì)內(nèi)容請(qǐng)閱讀第三章。 2、提出了一種MIPmapping紋理映射優(yōu)化方法的硬件實(shí)現(xiàn)方案,該方案針對(duì)移動(dòng)設(shè)備對(duì)功耗和面積的要求,以及分辨率不高的特點(diǎn),在參數(shù)空間到紋理地址的計(jì)算中用定點(diǎn)數(shù)來(lái)實(shí)現(xiàn)。詳細(xì)內(nèi)容請(qǐng)閱讀第四章。 3、實(shí)現(xiàn)了紋理映射流水線單元紋理地址產(chǎn)生電路,及紋理濾波電路的FPGA設(shè)計(jì),并給出設(shè)計(jì)的綜合和仿真結(jié)果。詳細(xì)內(nèi)容請(qǐng)閱讀第五章4、實(shí)現(xiàn)了符合IEEE 754單精度標(biāo)準(zhǔn)的乘法、乘累加及除法運(yùn)算器電路。乘法器采用改進(jìn)型Booth編碼電路以減少部分積數(shù)量,用Wallace對(duì)部分積進(jìn)行壓縮;乘累加器采用multiply-add fused算法,對(duì)關(guān)鍵路徑進(jìn)行了優(yōu)化;除法器為基于改進(jìn)型泰勒級(jí)數(shù)展開(kāi)的查找表結(jié)構(gòu)實(shí)現(xiàn),查找表尺寸只有208字節(jié),電路為固定時(shí)延,在電路尺寸、延時(shí)及復(fù)雜度方面進(jìn)行了較好的平衡。
上傳時(shí)間: 2013-04-24
上傳用戶:yxvideo
近年來(lái),隨著寬帶網(wǎng)絡(luò)的普及和多媒體技術(shù)的發(fā)展,視頻壓縮編碼技術(shù)成為人們研究的熱點(diǎn)。由于編解碼算法復(fù)雜度的提高,尤其是本文研究的H.264/AVC視頻標(biāo)準(zhǔn),需要處理的數(shù)據(jù)量很大,用一般的軟件來(lái)實(shí)現(xiàn)會(huì)比較慢,而ASIC芯片價(jià)格...
上傳時(shí)間: 2013-04-24
上傳用戶:chitu38
·詳細(xì)說(shuō)明:CMU大名鼎鼎的SPHINX-3大詞匯量連續(xù)語(yǔ)音識(shí)別系統(tǒng),應(yīng)用于Unix和Windows,做語(yǔ)音識(shí)別的必備工具.文件列表: src ...\libs3audio ...\..........\ad.h ...\..........\ad_alsa.c ...\..........\ad_base.c ..
標(biāo)簽: SPHINX CMU 詞匯 語(yǔ)音識(shí)別系統(tǒng)
上傳時(shí)間: 2013-06-11
上傳用戶:jqy_china
·360度全角鏡頭圓形圖像自動(dòng)展開(kāi)成全景圖像
上傳時(shí)間: 2013-07-17
上傳用戶:caiiicc
·摘要: 對(duì)10kV單元串聯(lián)式高壓變頻器的主電路拓?fù)浣Y(jié)構(gòu)及功率單元電路進(jìn)行了研究,分析了控制電路構(gòu)成原理.重點(diǎn)對(duì)模擬量控制電路進(jìn)行了設(shè)計(jì)及仿真,其功能是對(duì)高壓變頻器系統(tǒng)內(nèi)各類模擬信號(hào)進(jìn)行運(yùn)算處理,以滿足DSP的ADC部分的物理和邏輯要求.設(shè)計(jì)電路用于實(shí)際的10 kV單元串聯(lián)式高壓變頻器,取得了良好的效果,并給出了模擬量控制電路的功能實(shí)現(xiàn).
上傳時(shí)間: 2013-04-24
上傳用戶:dbs012280
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1